相关文档

• vhdl实验报告-（17）.doc

  #

• vhdl实验报告.doc

  #

• vhdl实验报告.doc

  #

• VHDL电子琴实验报告.doc

  #

• 实验报告17.doc

  #

• Verilog-HDL-实验报告.doc

  Verilog实验报告班级：：： 实验1 :用 Verilog HDL 程序实现直通线1 实验要求：(1) 编写一位直通线的 Veirlog HDL 程序.(2) 编写配套的测试基准.(3) 通过 QuartusII 编译下载到目标 FPGA器件中进行验证.(4) 建议用模式 52 试验程序：module wl(ino

• VHDL实验报告——8选1（免费哦-）.doc

  上机实验报告实验题目班级指导教师8选1多路选择器电路的VHDL设计 虾 实验目的与要求：1通过常见基本组合逻辑电路的设计熟悉EDA设计流程2熟悉文本输入及仿真步骤3掌握VHDL设计实体的基本结构及文字规则4掌握组合逻辑电路的静态测试方法5理解硬件描述语言和具体电路的映射关系实验步骤与内容：创建工程新建文件夹输入正确的源程序保存编译波形仿真分配引脚编译下载到试验箱进行功能验证（原理图及仿真

• 刘增辉-vhdl实验报告-实验18选1数据选择器.doc

  学生实验报告实验课名称：VHDL硬件描述语言实验项目名称：8选1数据选择器专业名称：电子科学与技术班级：32050801：3205080135学生：刘增辉教师：程鸿亮_2010__年__11__月__6__日组别_____________________同组同学_ 黄红涛 实验日期：2011 年 11 月 6 日 实验室名称______ 成绩_____ 如图

• VHDL洗衣机控制系统设计实验报告.doc

  VHDL实验报告洗衣机控制器设计 一．实验题目名称：洗衣机控制器设计二：实验目的任务和要求：设计一个洗衣机洗涤程序控制器控制洗衣机的电动机按下图所示的规律运转： 图2.1 电机运转时序图用两位数码管预置洗涤时间(分钟数)洗涤过程在送入预置时间后开始运转洗涤中按倒计时方式对洗涤过程作计时显示用LED表示电动机的正反转如果定时时间到则停机并发出音响信号 其系统框图如下图所示：

• vhdl实验21-（7）.doc

  福建农林大学计算机与信息学院信息工程类实验报告课程名称：VHDL数字系统设计姓 名：系：电子信息工程系专 业：电子信息工程 年 级：2010级学 号：指导教师： 职 称：讲师2013年 11 月 13 日实验项目列表序号实验项目名称成绩指导教师1实验一 数控分频器的设计孙奇燕2实验二 嵌入式锁相环PLL应用孙奇燕3实验三 正弦信号发生器孙奇燕4实验四 频率计孙奇