ESD Technology 经典(9)第九部分第八章 静电放电防护设计之案例探讨 ESD防护设计随着集成电路的各式各样应用而会有不同的设计出现但在深次微米CMOS制程技术下越来越严重的ESD问题是组件充电模式(CDM)之静电放电现象由于输入的闸极氧化层(gate oxide)在0.25μm制程下仅约50A厚度而已如此薄的闸极氧化层对CDM的静电放电非常敏感因此在本章节中将针对CDM之E
ESD Technology 经典(2)第二部分第三章 静电放电的测试在了解静电放电的模式后正本清源的工作只做了一半接下来必需了解静电放电如何影响IC内部而静电放电电流如何在IC中流窜是有一脉络可循针对各pin间做交叉放电分析是最基本的测试方式但并非胡乱交叉测试就能得到结论必需有一套正确而快速的测试方法做为测试的准则但IC对静电有一定的承受能力想得知IC的静电耐受力在做测试分析时需有一套
ESD Technology 经典(5)第五部分第六章 互补式金氧半集成电路之静电放电防护技术在前面的章节中已就集成电路的静电放电防护做一基本性的概念教导在本章中将就静电放电防护设计做技术专业上的进一步说明以利从事集成电路工得以改善其 IC对静电放电(ESD)的可靠度问题 HYPERLINK :.ics.ee.nctu.edu.twmdkerESDindexindex
ESD Technology 经典(7)第七部分第七章 全芯片防护设计静电放电造成CMOS IC的损坏已是众所周知的可靠度问题当CMOS制程技术缩小到次微米阶段先进的制程技术例如更薄的闸极氧化层更短的通道长度更浅的汲极源极接面深度LDD(低掺杂浓度汲极)结构以及金属硅化物(silicided)扩散层等这些先进的制程反而严重地降低次微米CMOS IC的静电放电防护能力所以次微米CMOS I
ESD Technology 经典(8)第八部分7.2 HYPERLINK :.ics.ee.nctu.edu.twmdkerESDchap7-2 t right VDD与VSS间的ESD防护7.2.1 VDD与VSS间的寄生组件 ESD电压跨在VDD与VSS电源线之间除了会造成IC内部电路损伤之外也常会触发一些寄生的半导体组件导通而烧毁在C
ESD Technology 经典(1)第一部分目录 TOC o 1-4 h z u HYPERLINK l _Toc181680021 第一章 简介 (Introduction) PAGEREF _Toc181680021 h 2 HYPERLINK l _Toc181680022 第二章 静电放电的模式以及工业测试标准 PAGEREF _Toc18168002
ESD Technology 经典(3)第三部分第四章 静电放电防护设计的基本概念为了避免集成电路在生产过程中被静电放电所损伤在集成电路内皆有制作静电放电防护电路静电放电防护电路是集成电路上专门用来做静电放电防护之用的特殊电路此静电放电防护电路提供了ESD电流路径以免ESD放电时电流流入IC内部电路而造成损伤在本章中会对防护组件的设计原理以及防护电路所常使用的组件特性加以说明 HYPE
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级:.twsz 太仓市同维电子有限ESD培训教材更新日期:2010.071ESD含义2静电产生方式3静电特点4车间使用的静电材料5静电的防护和控制措施针对新入职生产员工2小时让新员工对ESD知识有一定了解并在工作中按照相应的规范要求进行操作.培训目的培训对象培训讲师学习重点培训课时裸手接触单板单板不
中考几何典型题1如图正方形ABCD的面积为256点F在AD上点E在AB的延长线上Rt△CEF的面积为200则BE的长为 2现有一张矩形纸片ABCD(如图)其中AB=4cmBC=6cm点E是BC的中点.将纸片沿直线AE折叠点B落在四边形AECD内记为点B′则线段B′C的长为 .3如图在△ABC中∠BAC=135°AD⊥BCBD=4DC=6则△ABC的
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级Top QualityISO9001:2000条文讲解4420221Top QualitytomISO9001:2000标准简介前言 ISO前言第0章:引言第1章:范围第2章:参考标准第3章:术语和定义第4章:质量管理体系第5章:管理职责第6章:资源管理第7章:产品实现第8章:测量分析与改进2Top Quality
违法有害信息,请在下方选择原因提交举报