2013年电子系统设计考试试题--考试时间21号56节--公共409一填空题 1. Verilog的基本设计单元是模块它是由两部分组成一部分描述接口另一部分描述逻辑功能即定义输入是如何影响输出的 2. 用assign描述的语句我们一般称之为组合逻辑并且它们是属于并行语句即于语句的书 写次序无关而用always描述的语句我们一般称之为组合逻辑或时序逻辑并且它们是属于串行语句即于语句的书写有关
一选择题:(20分)大规模可编程器件主要有FPGACPLD两类下列对CPLD结构与工作原理的描述中正确的是:___D__A. CPLD是基于查找表结构的可编程逻辑器件B. CPLD即是现场可编程逻辑器件的英文简称C. 早期的CPLD是从FPGA的结构扩展而来D. 在Xilinx生产的器件中XC9500系列属CPLD结构基于VHDL设计的仿真包括有①门级时序仿真②行为仿真③功能仿真和④前端功能仿
EDA試卷答案一单项选择题12. 基于EDA软件的FPGACPLD设计流程为:原理图HDL文本输入→__A__→综合→适配→____B____→编程下载→硬件测试P14A. 功能仿真B. 时序仿真C. 逻辑综合D. 配置3. IP核在EDA技术和开发中具有十分重要的地位提供用VHDL等硬件描述语言描述
二名词解释写出下列缩写的中文(或者英文)含义: 1. FPGA Field-Programmable Gate Array 现场可编程门阵列 2 VHDL Very-High-Speed Integrated Circuit Hardware Description Language)甚高速集成电路硬件描述语言 3 HDL Hardware Description Language硬件描述语言 5
《EDA技术与项目训练》选择题1. 一个项目的输入输出端口是定义在 A A. 实体中 B. 结构体中 C. 任何位置 D. 进程体 2. 描述项目具有逻辑功能的是 B A. 实体 B. 结构体 C. 配置 D. 进程 3. 关键字ARCHITECTURE定义的是 A A. 结构体 B. 进程
#
第一章1-1 EDA技术与ASIC设计和FPGA开发有什么关系 FPGACPLD在ASIC设计中有什么用途答:利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC的设计和实现FPGA和CPLD是实现这一途径的主流器件FPGA和CPLD通常也被称为可编程专用IC或可编程ASICFPGA和CPLD的应用是EDA技术有机融合软硬件电子设计技术SoC(片上系统)和ASIC设计以及对自动
电子科技大学二零零 六 至二零零 七 学年第 一 学期期 末 考试 EDA 技术 课程考试题 A 卷 ( 120 分钟) 考试形式: 一页纸开卷 考试日期 200 6 年 12 月 20 日课程成绩构成:平时 0 分 期中 0 分 实验 30 分 期末 70 分一二三四五六七八九十合计评阅签字一简答题:(30分每题6分)简述CPLD和FPGA的结构特点与应用特性答
#
一 单项选择题(每题1分共15分)1在一个verilogHDL描述的模块中若有多个always块则这些always块应按照怎样的顺序执行(B)A 顺行B 并行C 顺行或并行D 串行2IP核在EDA技术的应用和开发中具有十分重要的地位此处的IP指的是(A)A 知识产权 B 互联网协议 C 网络地址 D 连接目的的地址3下面器件中属于易失性器件的是(D)A 熔丝(Fuse)或反熔丝开
违法有害信息,请在下方选择原因提交举报