相关文档

• 数字钟.doc

  一555振荡电路制作1HZ的脉冲原理：如上图所示用集成电路定时器555与RC振荡电路组成多谐振荡器制作振荡频率f0=1000HZ的脉冲电路图及参数如上图所示再用74ls90D经过三次分频得到1HZ的脉冲从而得计数器电路所需要的信号选用三片中规模集成电路计数器74ls90可以完成上述功能因每片为十分之一分频三片级联可以得到所需要的频率信号第一片的级联可以得到500HZ的脉冲第二片输出10HZ的

• 数字钟.doc

  沈阳工程学院课程设计任务书课程设计题目： 简易数字钟的设计 系 别 班级 学生 指导教师 职称 课程

• 数字钟.doc

  目 录 TOC o 1-3 h z u  l _Toc234120584 摘要 PAGEREF _Toc234120584 h 1 l _Toc234120585 Abstract PAGEREF _Toc234120585 h 1 l _Toc234120586 1. 电路设计原理及框图 PAGEREF _Toc234120586 h 2 l _Toc2

• 数字钟.doc

  #

• 数字钟.doc

  EDA数字钟实验报告：林再元 ：110301031116 专业班级：电气三班60进制 将标准秒信号送入60计数器秒计数器采用60进制计数每累计60脉冲发出一个分脉冲信号该信号将作为下一级计数器的时钟脉冲24进制 时计数器采用24进制计时器可实现对24小时累计每累计24小时发出一个脉冲信号级联秒计时器每60秒发出一个分时钟脉冲给分计时器分计时器累计

• 数字钟.docx

  数电实验报告.v文件module shuzizhongwo( input clkinput clrinput [1:0]FLAGinput [5:0]Stimeinput SetHinput SetMoutput Sflashoutput reg[6:0]a_to_goutput reg[3:0]an )reg [3:0]cent60Lreg [3:0]cent60Hreg [3:0]

• 数字钟vhdl.doc

  #

• 数字钟1.doc

  library IEEEuse _LOGIC_use _LOGIC_use _LOGIC_entity clock is Port ( clk : in STD_LOGIC btn0: in STD_LOGIC btn1: in STD_LOGIC load: in STD_LOGIC

• 数字闹钟.doc

  一设计任务1.1设计任务 设计并制作一个带有可定时起闹的数字钟1.2设计指标 1)计时以24小时为周期(23:59→00:00) 2)具有校时电路可进行分时较对 3)走时过程能按预设的定时时间(精确到小时)启动闹钟产生闹铃闹铃响时约3s二设计方案2.1总体方案设计说明2.2模块结构与方块图1)模块结构：共分为4块：时类设计区分类设计区秒类设计区闹钟设计区2)方框图：三电路设

• 数字钟2.doc

  #