相关文档

• 杭电计组实验2-超前进位加法器设计实验.doc

  #

• 杭电计组实验4-寄存器堆设计实验.doc

  #

• 杭电计组实验3-多功能ALU设计实验.doc

  #

• 四位超前进位加法器的设计.doc

  1.课程设计名称 四位超前进位加法器2.课程设计内容 设计一个四位加法器要求要有超前进位减小输出的延迟采用0.13um工艺设计3.课程设计目的 训练学生综合运用学过的数字集成电路的基本知识独立设计相对复杂的数字集成电路的能力课程设计要求 4.1按设计指导书中要求的格式书写所有的内容一律打印 4.2报告内容包括设计过程仿真的HSPICE网表软件仿真的结果及

• 杭电计组实验6-MIPS汇编器与模拟器实验.doc

  #

• 实验二--8位加法器的设计.doc

  #

• 实验一、8位加法器的设计.doc

  #

• 电子设计（EDA）实验报告（4位二进制加法器）.doc

  电子设计（EDA）实验报告（4位二进制加法器）一实验名称4位二进制加法器二实验目的掌握输入编辑原理图文件的方法掌握编译原理图文件的方法掌握仿真原理图文件的方法理解Quartus 2 器件编程的方法三实验环境 计算机与Quartus 2 工具软件四实验原理图源程序 : PAGE  : PAGE 1 : entity halfadd isport(a1b1:in bit

• EDA实验-设计一个8位加法器.doc

  EDA技术及应用实验报告:班级：：湖南工业大学科技学院实验上机报告课程名称：EDA技术及应用专业：电气工程及其自动化成绩：指导教师： 戴圣伟：日期：2013109项目序号：实验一：时间：星期三项目名称：设计一个8位加法器组号：地点：电气楼205一实验目的 设计一个8位加法器二实验环境 Quartus II 开发系统 三实验内容利用全加器设计一个8位加法器四实验过程设计

• 2实验二--原理图输入法设计-4位加法器.doc

  实验二 四位加法器的设计与仿真——原理图输入法一 实验目的通过一个4位加法器的设计掌握QuartusII的原理图输入方法及层次化设计的方法二 原理说明一个4位加法器可以由4个一位全加器构成加法器间的进位可以串行方式实现即将低位加法器的进位输出co与相邻的的高位加法器的最低进位输入信号ci相接三 实验内容与步骤1.先设计1位全加器：按照参考图完成全加器的设计包括原理图输入编译仿真并将此