相关文档

• 秒表的VHDL实现.doc

  引言§设计任务设计一简易数字秒表其基本要求是：测量时间范围—显示方式为4位十进制数显示使用MaxPlus II进行仿真具有启动停止计数功能§简介数字秒表是数字电路中的一个典型应用实际的硬件设计用到的器件较多连线比较复杂而且会产生比较大的延时造成测量误差可靠性差随着可编程ASIC的广泛应用以EDA工具作为开发手段基于VHDL语言将使整个系统大大简化提高整体的性能和可靠性用可编程器件设计数字秒表的途径

• VHDL秒表.doc

  #

• EDA-秒表VHDL程序及仿真.docx

  EDA 实验报告学院电子工程专业班级导师实验一内容：学习QUARTUS II 软件的使用，掌握软件工程的建立、VHDL 源文件的设计和波形仿真等基本内容。设计含有异步清零和计数使能及控制加减的4 位二进制计数器。实验过程：新建vhdl文件，输入代码，编译成功后进行波形仿真。文件代码：library ieee;use _logic_;use _logic_;ENTITYt IS

• 同步FIFO的VHDL实现.pptx

  同步FIFO的VHDL实现2018年6月演示目录基本原理介绍本章简单介绍FIFO的基本原理什么是FIFO？通常，队列是计算机系统中的一种基本数据结构。队列按照存储方式的不同，一般可以分为先进先出队列（FIFO）或者后进先出队列（堆栈）等，它们是微机系统中非常重要的存储器单元。队列作为一种基本的数据结构或者存储单元，它们存放数据的结构和随机存储器是完全一致的，只是具体的存储方式不同。FIFO是英文F

• 51单片机实现秒表功能..doc

  实现秒表功能说明：用５键控制．启动．停止．暂停．继续．清零　按Ｓ２　启动　　只有在清零或没有开始的情况下才有效　按Ｓ３　停止　　只有在启动的情况下才有效　按Ｓ４　暂停　　只有在启动的情况下才有效　按Ｓ５　继续　　只有在暂停的情况下才有效　按Ｓ６　清零　　只有在停止的情况下才有效采用中断控制方式．include<reg52.h>include<intrins.h>define uchar un

• VHDL实现VGA接口设计.doc

  VHDL实现VGA接口设计1??? 输入信号 clk : 时钟(每个象素点的显示时钟) reset : 复位信号 2??? 输出信号 vga_hs_control:行同步 vga_vs_control:场同步 vga_read_dispaly :红 vga_green_dispaly:绿 vga_blue_dispaly : 蓝 3??? 技术参数 cl

• 基于VHDL的8位除法器的实现.doc

  基于VHDL的8位除法器的实现The Design of 8 Division With VHDL摘要：介绍了利用VHDL实现八位除法采用层次化设计给出了实现除法的子模块程序使用Altera的MAXPLUSII10.2开发软件进行功能仿真并给出仿真波形关键词：二进制除法 VHDL MAXPLUS2 Abstract: The design of division(88) by

• 四位全加器的VHDL与VerilogHDL实现.doc

  四位全加器的VHDLVerilogHDL实现加法器的分类（一）半加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器或：只考虑两个一位二进制数的相加而不考虑来自低位进位数的运算电路称为半加器图1为半加器的方框图图2为半加器原理图其中：AB分别为被加数与加数作为电路的输入端S为两数相加产生的本位和它和两数相加产生的向高位的进位C一起作为电路的输出根据二进制数相加的原则得到半加器的真值表

• 此程序实现计时秒表功能.doc

  此程序实现计时秒表功能时钟显示范围：秒-秒分辨度：秒通过按键来启动计时停止计时及清0即第一次按下任意键开始计时第二次按下任意键停止计时第三次按下任意键使LED清0等待下一次计时开始LISTP=18F458INCLUDES0EQU0X20 秒计时器S1EQUS01 秒计时器S2EQUS021 秒计时器S3EQUS0310 秒计时器SREGEQUS04软计数器LEDFEQUS05显示

• EDA-课程设计报告-基于VHDL的电子秒表的设计.doc

  #