相关文档

• EDA设计II-多功能数字时钟.doc

  多功能数字时钟的设计摘要：本文是基于QuartusII软件以及相应的实验平台完成的多功能数字计时器实验使我们清楚地了解到我们身边的数字表的功能是怎样实现的设计时采用了层次设计思想功能逐级递加实验主要包含两个主体----时钟基本功能电路闹钟电路主体一：主要涉及模60与模24计数器动态显示控制电路分频器主要整点报时电路这些电路都是以模块封装好的以便其他电路调用以计数器构成计时部件通过分频器分出的

• EDA多功能数字钟设计.doc

  EDA设计(二)——多功能数字钟设计：周婷婷：0904220116院系：电光学院指导老师：花汉兵 蒋立平完成时间：2011年12月15号多功能数字钟设计摘要该实验时利用QuartusII软件设计一个数字钟进行实验设计和仿真调试实现了计时校时校分清零保持和整点报时等多种基本功能并下载到SmartSOPC实验系统中进行调试和验证此外还添加了星期功能使得设计的数字钟功能更加完善Abstr

• eda多功能数字钟.doc

  #

• EDA课程设计——多功能数字钟.doc

  哈尔滨工业大学(威海)电子学课程设计报告带有整点报时的数字钟设计与制作:蒋栋栋班级:0802503:080250331指导教师:井岩目录一课程设计的性质目的和任务………………………………3二课程设计基本要求……………………………………………3三设计课题要求…………………………………………………3四课程设计所需要仪器…………………………………………4五设计步骤…………………………………

• EDA课程设计多功能数字时钟报告.doc

  EDA(I)课程设计报告 名称：多功能数字时钟指导教师：姓 名： 学 号：院 系：时 间： 摘要：本文是基于Altera出品QuartusII软件以及相应的实验平台完成的多功能数字计时器实验使我们清楚地了解到我们身边的数字表的功能是怎样实现的设计时采用了层次设计思想功能逐级递加并在封装时留有很多外围接口以备增加其他新功能实验主要包含三个主体----时钟基本功

• EDA多功能数字时钟设计实验报告.doc

  EDA(一)设计(2)之 多 功能数字钟 南京理工大学 电子科学与光电技术学院2005级 作 者: 高 策 : 0504220224 同 组: 黄文浩 : 0504220242 指导教师：蒋立平 时间：08-3-18目 录 内容摘要..........................................................................

• EDA课程设计多功能数字时钟报告.doc

  EDA(I)课程设计报告 名称：多功能数字时钟指导教师：姓 名： 学 号：院 系：时 间： 摘要：本文是基于Altera出品QuartusII软件以及相应的实验平台完成的多功能数字计时器实验使我们清楚地了解到我们身边的数字表的功能是怎样实现的设计时采用了层次设计思想功能逐级递加并在封装时留有很多外围接口以备增加其他新功能实验主要包含三个主体----时钟基本功

• 基于eda的多功能数字钟设计.doc

  目录设计说明…………………………………………………………1 = 1 ROMAN I．功能说明…………………………………………………………………………………1 = 2 ROMAN II．功能简介…………………………………………………………………………………1二．总体方案分析……………………………………………… 3各子模块设计原理 ……………………………………………3 

• 多功能数字时钟设计.docx

  多功能数字时钟设计实验内容基于可编程器件（FPGA）或MC8051内核设计并调试完成一个多功能数字时钟基本要求能够以数字方式显示时间（时分秒）具有闹钟设置快速校时功能提高要求在完成基本要求的基础上并并根据能力时间实验室条件有选择地实现以下功能或自主发挥：音乐闹钟语音报时语音提示万年历可选择1224小时制项目背景多功能数字时钟是数字逻辑电路经常选择的一个综合设计性实验在可编程器件（FPGA）或者MC

• EDA课程设计多功能数字钟报告.doc

  适用多功能数字钟摘 要：Verilog是广泛应用的硬件描述语言可以用在硬件设计流程的建模综合和模拟等多个阶段随着硬件设计规模的不断扩大应用硬件描述语言进行描述的CPLD结构成为设计专用集成电路和其他集成电路的主流通过应用Verilog HDL对适用多功能数字钟的设计达到对Verilog HDL的理解同时对CPLD器件进行简要了解本文的研究内容包括:应用Verilog HDL对适用多功能数字