单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第5章 存储器及其与CPU接口第5章 存储器及其与CPU的接口5.1 半导体存储器的分类5.2 随机读写存储器5.3 只读存储器ROM5.4 存储器与CPU的基本技术5.5 存储器的管理5.6 高速缓冲存储器5.7 外部存储器简介5.1 半导体存储器的分类
金字塔形存储系统层次结构动态RAM(DRAM)1.存储体存储芯片的主体它由若干个存储单元组成一个存储单元为一个字节 存放8位二进制信息 每个存储单元有一个地址(称为存储单元地址)存储体总是按照二维矩阵的形式来排列存储元电路体内基本存储元的排列结构通常有两种 一种是多字一位结构(简称位结构)其容量表示成N字×1位例如1K×1位4K×1位另一种排列是多字多位结构(简称字结构)其容量表示为:N字×4位字
容量:存储器系统的容量越大表明其能够保存的信息量越多相应计算机系统的功能越强速度:一般情况下相对于高速CPU存储器的存取速度总要慢12个数量级成本:存储器的位成本也是存储器的重要性能指标直接存储器顺序体存储器随机存储器先进先出存储器多端口存储器存储器体系结构及工作原理由于存储器系统是由许多存储单元构成的每个存储单元存放8位二进制信息每个存储单元都用不同的地址加以区分CPU要对某个存储单元进行读写操
2DB664个单元64个单元存储器中的数据组织3.可靠性 用MTBF(Mean Time Between Failures平均故障间隔时间)来衡量MTBF越长可靠性越高4.性能价格比:性能:存储容量存储速度可靠性矛盾:存储速度快平均每位的价格高造成容量越大价格就越高19低低2DDR SDRAM----双倍速频率SDRAMDDR SDRAM的核心是建立SDRAM上的但速度和容量都有所提高使用了更多
#
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第五章 存储器原理与接口存储器分类存储器结构 8086CPU最小模式下总线产生存储器接口 5.1 存储器分类一有关存储器几种分类方法存储介质分类 半导体存储器 磁盘和磁带等磁表面存储器 光电存储器按存取方式分类 随机存储器RAM (Random Ac
(一)只读存储器(ROM)扩展电路 特点 a只读b十六位操作(一般)常用芯片:27系列28系列c电路例: 设计一RAM扩展电路容量为32K字地址从10000H开始芯片采用62256全译码:片选信号由地址线中所有不在存储器上的地址线译码产生这种方法存储器芯片中的每一个单元的地址将是唯一的 部分译码:片选信号不是由地址线中所有不在存储器上的地址线译码产生而是有部分高位地址线被送入译码电路产生
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第4章 存储器4.4 CPU与存储器的连接4.4.1 CPU与存储器的连接时应注意的问题4.4.2 存储器片选信号的产生方式4.4.3 CPU(8088系列)与存储器的连接 返回本章首页RAM与CPU的连接引脚图A0-A9 地址输入Vcc 电源(5v)WE 写允许GND 地CS 片
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级5.4 存储器与CPU的连接 数据线 IOM 高位地址 CPU(子系统) WR 低位地址 RAMCSWE 芯片地址 ROM CS 芯片地址译码器ABDB5.4.1 存储器与CPU连接应考虑的问题 1
edit Master titleCPU与存储器的连接测试程序(续)调用库元件lpm_ram_dq调用库元件lpm_ram_dq(续)软件学院三 实验要求通过对操作性实验的练习自行完成设计实例熟悉Quartus II的设计流程在实验报告中写出完整的设计过程
违法有害信息,请在下方选择原因提交举报