大桔灯文库logo

下载提示:1. 本站不保证资源下载的准确性、安全性和完整性,同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
2. 本文档由用户上传,版权归属用户,大桔灯负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。

相关文档

  • EDA.doc

    目 录 TOC o 1-3 u 实验一 单级放大电路的设计与仿真 PAGEREF _Toc243030196 h 3一实验目的 PAGEREF _Toc243030197 h 3二实验要求 PAGEREF _Toc243030198 h 3三实验原理图 PAGEREF _Toc243030199 h 3四实验过程及结果 PAGEREF _Toc243030200 h 41

  • EDA.docx

    EDA实验报告:luna:班级:电信2班联系:2011年5月Created with an evaluation copy of Aspose.Words. To discover the full versions of our APIs please visit: :products.asposewords目录 TOC o 1-3 h z u  HYP

  • EDA.docx

    EDA设计(二) 基于Quartus的多功能数字钟设计摘要该实验是利用QuartusII软件设计一个数字钟进行试验设计和仿真调试实现了计时校时校分清零保持和整点报时等多种基本功能并下载到SmartSOPC实验系统中进行调试和验证此外还添加了显示星期闹钟设定秒表和彩铃等附加功能使得设计的数字钟的功能更加完善关键字:Quartus 数字钟 多功能 仿真AbstractThis

  • 邮电EDA-VHDL程序.doc

    #

  • EDA综合.doc

    Beijing Jiaotong University EDA实验设计报告TYP电气090609291183实验1:熟悉QUARTUS II软件的使用通过下载及安装可在电脑上运行Altera?Quartus?II打开软件新建一个工程在工程底下新建一个VHDL File即可实现编程功能编完程序后点击Startpilation可试运行程序待编写的程序运行无误后再在此工

  • EDA.doc

    EDA 设 计(一)——模拟部分班级:08101902 :0810190230:孙夏 说明:本次EDA实验在中秋直前完成中秋回到学校之后电脑发生故障重新安装系统EDA电路文件全部丢失故用Multisim重新设计了电路而实验截图有幸保存下来故上交的电路文件和本论文中的电路有个别不影响数据的地方有所不同如线路网络名元件制式等特此向老师说明实验一:单级放大电路的设计与仿真设计一个分压偏

  • EDA四:数字钟.doc

    实验四 多功能数字钟设计实验目的1学习复杂数字电路系统的设计2设计一个多功能数字钟二实验要求1.数字显示当前的小时分钟2.可以预置为12小时计时显示和24小时计时显示3.一个调节键用于调节目标数位的数字对调节的内容敏感如调节分钟或秒时保持按下时自动计数否则以脉冲计数4.一个功能键用于切换不同状态:计时调时调分调秒调小时制式三实验仪器PC机Quartus II软件EDA实验箱四实验原理1.系统

  • 算机表.docx

    实验一 实验报告表实验名称:图灵机模型与计算机硬件系统虚拟拆装: : 班级: 实验时间:实验报告表1-1图灵机模型中的主要组成部分及作用主要组成部分名称作用无限长的纸带用于记录输入或输出数据数据来自于有限字母表∑读写头在纸带上左右移动读取纸带上的内容或改写纸带上内容控制规则根据机器当前所处状态及读写头读入符号来确定读写头下一步动作并改变状态寄存器的值令机器进入一个新的状态状态寄存

  • EDA.doc

    EDA与VHDL程序设计实验报告课程名称:EDA与VHDL程序设计 实验名称:1. 序列检测器设计 2. 用QuartusII 设计正弦信号发生器实验七 序列检测器设计一实验目的:用状态机实现序列检测器的设计了解一般状态机的设计与应用二实验原理:序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号当序列检测器连续收到一组串 行二进制码后如果这组码与检测器中预先

  • eda.doc

    实验报告实验中心物理及电子实验中心专业年级电子信息科学与技2013级实验课程EDA技术实验姓 名周盛祥实验名称实验二:七段数码显示译码器学 号201307571136提交日期成 绩一实验目的学习7段数码显示译码器设计学习VHDL的CASE语句应用及多层次设计方法二实验设备GW48系列SOPCEDA实验开发系统实验箱 一台 计算机 一台三实验原理7段数码是纯组合电路通常的

违规举报

违法有害信息,请在下方选择原因提交举报


客服

顶部