相关文档

• 组合逻辑3-8译码器的设计实验报告.doc

  计算机科学与信息技术学院实 验 报 告：： 班级：课程名称：EDA设计SOPC技术实验名称：组合逻辑3-8译码器的设计实验性质： eq oac(○1)综合性实验  eq oac(○2)设计性试验  eq oac(○3)验证性试验试验时间：实验地点：本实验所用的设备： 实验报告：(包括：目的方法原理结果或实验小结)一实验目的1通过3—8译码器的设计掌握组合逻辑电路的

• 3.__组合逻辑3-8译码器的设计.doc

  组合逻辑３-８译码器的设计(MaxplusII软件的基本操作与应用)说明：本书将以实验一为例详细介绍AlteraMaxplusII 版本软件的基本应用其它实验将不再赘述读者在通过本实验后将对MaxplusII软件及CPLD的设计与应用有一个比较完整的概念和思路在此因篇幅有限仅仅介绍了MaxplusII软件的最基本最常用的一些基本功能相信读者在熟练使用本软件以后你会发现该软件还有好多非常方

• 实验4__组合逻辑电路设计（编码器和译码器）.doc

  实验四 组合逻辑电路设计(编码器和译码器)一【实验目的】验证编码器译码器的逻辑功能熟悉常用编码器译码器的逻辑功能二【实验原理】1.编码器编码器是组合电路的一部分就是实现编码操作的电路编码实际上是和译码相反的过程按照被编码信号的不同特点和要求编码也分成三类：(1)二进制编码器：如用门电路构成的4-2线8-3线编码器等(2)二—十进制编码器：将十进制09编程BCD码如10线十进制-4线BCD

• 组合逻辑电路的设计实验报告.doc

  基本知识 t _blank 数字电路根据逻辑功能的不同特点可以分成两大类一类叫组合逻辑电路（简称组合电路）另一类叫做 view115433.htm t _blank 时序逻辑电路（简称 view987475.htm t _blank 时序电路）组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入与电路原来的状态无关而时序逻辑电路在逻辑功能上的特点是任意时刻的输出

• 组合逻辑电路的设计实验报告.doc

  实验一组合逻辑电路的设计实验目的1掌握组合逻辑电路的功能分析与测试 2学会设计以及实现一位全减加器电路以及舍入与检测电路设计 实验器材74LS00 二输入四与非门74LS04 六门反向器74LS10 三输入三与非门74LS86 二输入四异或门74LS73 负沿触发JK触发器74LS74 双D触发器实验内容1>.设计舍入与检测的逻辑电路： 1. 输入：4位8421码

• 可编程逻辑实验报告-实验8-计数器设计.doc

  #

• 用译码器设计组合逻辑电路（预习）.pptx

  用译码器设计组合逻辑电路 用74LS138设计一位全加器卢家凰201505用译码器、数据选择器设计组合逻辑电路的关键： 掌握要使用的集成芯片的特性，即：输入与输出之间的关系，灵活运用到实际的电路设计中去。两种设计组合逻辑电路的流程：用译码器设计组合逻辑电路设计步骤与方法：进行逻辑抽象，列真值表；写出逻辑函数式；确定译码器器件（N位二进制译码器在输出端给出N变量的全部最小项）；将逻辑函数式化为最小

• 组合逻辑电路实验报告.doc

  专业：工科实验班：（周三下午）：日期：地点：东三306 B-1实验报告课程名称：数字电子技术基础实验 指导老师：樊伟敏 成绩：__________________实验名称：组合逻辑电路实验 实验类型：设计类 同组学生：__________一实验目的和要求（必填）二实验内容和原理（必填）三主要仪器设备（必填

• 组合逻辑电路_实验报告.doc

  浙江工贸职业技术学院实验报告2012 -2013 学年第 1 学期系别 班级 实验课程 电工电子技术 实验日期 指导老师 林烨 实验项目名称 组合逻辑电路 实验目的仪器10实验内容与步骤40实验数据图表40结论1

• 组合逻辑电路实验报告.doc

  甘肃政法学院本科生实验报告（组合逻辑电路的设计）:学院:专业:班级:实验课程名称:数字电子技术基础实验日期:指导教师及职称:实验成绩:开课时间：甘肃政法学院实验管理中心印制实验题目组合逻辑电路的设计小组合作无班级学 号一实验目的1掌握组合逻辑电路的设计方法2学会用基本门电路实现组合AA逻辑电路二．实验环境1数字试验箱 1个2示波器 1台3集