相关文档

• 8位二进制加法器.doc

  8位二进制加法器1.摘要:本次设计主要是如何实现8位二进制数的相加即两个000到255之间的数相加由于在实际中输入的往往是三位十进制数因此被加数和加数是两个三位十进制数范围在000到255之间通过六个二-十进制编码器（即74LS147)分别将加数和被加数的个位十位百位转换为8421BCD码于是得到了两个12位字码将它们接入三个四位超前进位并行加法器（即74LS283)其中原加数三位十进制数的个位转

• 8位二进制加法器.doc

  《电子技术》课程设计报告 题 目 学院（部） 专 业 班 级 学生

• 四位二进制8421BCD码加法器.doc

  课程设计报告设计题目： 四位二进制8421BCD码加法器 学 院： 理学院 专 业： 09电子信息科学与技术 班 级： 1班 学 号： 200931120102 200931120103 2009

• 一位二进制全加器.doc

  一位二进制全加器自动化5班 09006610511 崔功高实验目的：学习一位二进制全加器的原理编辑程序完成二进制全加器的仿真设计要求和设计思路：设计程序独立完成全加器的仿真全加器由两个半加器组合而成原理类似半加器不考虑低位进位但有高位进位全加器要考虑低位的进位且该进位和求和的二进制相加可能获得更高的进位所以一位二进制半加器要两个输入一个进位一个输出全加器比此多一个低位进位端共五个端口实验程序：

• 四位二进制加法器课程设计.doc

  长 安 大 学电工与电子技术课程设计四位二进制加法器专 业 __ 车辆工程__ 班 级 姓 名 指导教师 李 民 日 期 _2012.6.1115__评 语 评阅人： 日期：

• 4位同步二进制加法计数器.doc

  4位同步二进制加法计数器一实验目的1熟悉在EDA平台上进行数字电路集成设计的整个流程2掌握MaxPlusⅡ软件环境下简单的图形VHDL文本等输入设计方法3熟悉VHDL设计实体的基本结构语言要素设计流程等4掌握利用MaxPlusⅡ的波形仿真工具验证设计的过程5学习使用JTAG接口下载逻辑电路到可编程芯片并能调试到芯片正常工作为止二实验设备１．软件操作系统：Windows 2000EDA软件：MAXp

• 四位二进制加法器课程设计.doc

  课题名称与技术要求课题名称：四位二进制加法器设计技术要求：四位二进制加数与被加数输入二位数码管显示摘要本设计通过八个开关将A3A2A1A0和B3B2B1B0信号作为加数和被加数输入四位串行进位加法器相加将输出信号S3S2S1S0和向高位的进位C3通过译码器Ⅰ译码再将输出的Y3Y2Y1Y0和X3X2X1X0各自分别通过一个 74LS247译码器最后分别通过数码管BS204实现二位显示本设计中译码器Ⅰ

• 四位二进制加法器课程设计[1].doc

  课题名称与技术要求课题名称：四位二进制加法器设计技术要求：四位二进制加数与被加数输入二位数码管显示摘要本设计通过八个开关将A3A2A1A0和B3B2B1B0信号作为加数和被加数输入四位串行进位加法器相加将输出信号S3S2S1S0和向高位的进位C3通过译码器Ⅰ译码再将输出的Y3Y2Y1Y0和X3X2X1X0各自分别通过一个 74LS247译码器最后分别通过数码管BS204实现二位显示本设计中译码器Ⅰ

• 4位二进制乘法器.doc

  4位二进制乘法器的设计一概述4位二进制乘法器在实际中的应用相当广泛是一些计算器的基本组成部分其原理适用于很多计算器和大型计算机它涉及到时序逻辑电路如何设计分析和工作等方面通过此电路更深刻的了解时序逻辑部件的工作原理从而掌握如何根据需要设计满足要求的各种电路图解决生活中的实际问题将所学知识应用于实践中根据任务书设计电路主要要求是：绘制出电路的原理图并且诠释每部分的功能根据设计的电路图分析所需要

• 四位二进制加法计数器设计报告.doc

  四位二进制加法计数器设计报告计数器简介计数器是最常用的时序电路之一可用来计数分频定时产生节拍脉冲以及其他时序信号计数器分类有很多按触发器动作可分为同步计数器和异步计数器按计数数值增减可分为加计数器减计数器和可逆计数器按编码可分为二进制计数器BCD码计数器循环码计数器本次设计的是四位异步二进制加法计数器设计构思 四位异步二进制计数器逻辑图如上它由4个T触发器组成计数脉冲CP加至时钟脉冲输入端每输入一