实验3时序逻辑实验一实验目的: 1 实践内容 2 掌握基本时序逻辑电路设计方法二实验环境:Windows + modelsim + QuartusII + Trex_C1 FPGA开发板三实验内容: 1 实践内容 2 实现下图所示逻辑,要求Modelsim仿真并FPGA验证(可用KEY模拟“时钟”)端口均为1bit位宽,名称严格按图定义(注意大小写);异步复位,复位信号高电平有效,复位时,Reg1=0,Reg2=1;顶层模块名统一定义为test。
#
一验证JK触发器CC4027的逻辑功能K0×010002.用JK触发器设计同步24分频电路 ? CH2Q1 ? CH1 触发信源选谁? 时钟脉冲CP 送 CH2显示3.设计一个同步时序脉冲产生器J14.设计一个同步三分频电路(选做)三分频电路MC14027 CD4027 SSI时序逻辑电路实验
#
#
\* MERGEFORMAT 45 实验六 时序逻辑电路一.实验目的1 掌握常用时序电路的分析、设计及测试方法;2 掌握用触发器组成单稳态电路的方法。3 掌握用不同的触发器组成计数器的方法。二.实验仪器1 双踪示波器、数字电路实验箱、万用表 2 器件74LS74双D触发器 2片74LS76双负边沿JK触发器2片74LS04六反相器 1片三.预习要求 1 分析实验内容1单稳态电路原理,估算R的取
汕 头 大 学 实 验 报 告学院: 工学院 系: 电子 专业 年级 成绩:: 组: 实验时间: 2010-04-10 指导教师签字: _____________________________________________________________________________
#
实验6 时序逻辑电路 一实验目的(1)了解触发器在计数电路中的应用熟悉计数器的工作原理(2)掌握用触发器构成计数器的方法二实验要求:熟悉用触发器构成加法计数器和减法计数器的方法了解74LS76管脚三实验仪器设备及材料QTY PART-REFS VALUE --- --------- -----
#
违法有害信息,请在下方选择原因提交举报