#
Chapter 6 Functions ofbinational LogicSlide TitleBody TextSecond LevelThird LevelFourth LevelFifth LevelSlide TitleBody TextSecond LevelThird LevelFourth LevelFifth LevelChapter 6 Functions of C
Chapter 12 Integrated Circuit TechnologiesBody TextSecond LevelChapter 12 Integrated Circuit TechnologiesBody TextSecond LevelChapter 12 Integrated Circuit Technologies1Two carriersSemiconductor
pany Logo单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式一课程性质与定位1本课程在岗位群中的岗位定位-电子产品设计岗位 通过几年来的教学实践并结合企业调研和毕业生就业的跟踪调查可以认为高职应用电子技术专业的学生
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版
高教出版社组合逻辑电路分析其功能Y0110A全加器00 1 0 0设计举例:BY输入变量001设计举例:I20011000001.电路实现对I0-I7 (8个)信号的编码 称8线3线编码器I6XXXXXX000为0时电路工作有编码输入X110XX01X011011例:用两片8线-3线优先编码器16线-4线优先编码器其中
内容概述3iD晶体管饱和后集-射极间电压VCES很小硅管不足锗管仅为因VCES<<EC 故Ics=(EC-VCES)RC≈ECRC对应基极电流iBS=ICS?≈EC?RC(临界饱和电流)因此为使晶体管可靠饱和 iB>iBS=EC?RC 一般 iB ≥NiBS=NEC ?RC (饱和电流N=23)截止区:VBE<0 (或VBE<VTE )IB=-ICBO若略去此电流等效为三个电极断开二动态开关特
单击此处编辑母版标题样式abcd单击此处编辑母版文本样式abvd第二级第三级第四级第五级单击此处编辑母版标题样式abcd单击此处编辑母版文本样式abvd第二级第三级第四级第五级第六章 时序逻辑电路的分析与设计6.1 时序逻辑电路的基本概念6.2 同步 时序逻辑电路的分析6.3 同步 时序逻辑电路的设计6.4 异步 时序逻辑电路的分析6.5 若干典型的时序逻辑集成电路教学基本要求2熟练掌握时序逻辑电
下一页总目录章目录返回上一页单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级下一页总目录章目录返回上一页单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第四章 触发器4.1 概述4.2 触发器的电路结构与动作特点4.3 触发器的逻辑功能及其描述方法4.1 概述 触发器是构成时序逻辑电路的基本单元电路触发器具有记忆功能能存储一位二进制数码触
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第 四 章组合逻辑电路§4.1 概述§4.2 组合逻辑电路的分析和设计方法§4.3 常用组合逻辑电路§4.4 组合逻辑电路的竞争-冒险现象教学内容1.组合逻辑电路的分析与设计方法2.常用组合逻辑模块的使用本章重点数字电路组合逻辑电路时序逻辑电路 任一时刻的输出仅取决于该时刻的输入与电路原来的状态无关
违法有害信息,请在下方选择原因提交举报