实验二 7段数码显示译码器设计实验目的学习7段数码显示译码器设计学习VHDL的CASE语句应用及多层次设计实验内容说明例3-1中各语句的含义以及该例的整体功能在QuartusⅡ上对该例进行编辑编译综合适配仿真给出其所有信号的时序波形硬件设置：选实验电路模式6用数码8显示译码输出(PIO4640 引脚号为105103999685)键8(PIO13 引脚号为36)键7(PIO12 引脚号为35)

7段数码显示译码器设计 2009301500188 廖锦毅实验目的学习7段数码显示译码器设计：学习VHDL的CASE语句应用及多层次设计方法实验原理7段数码是纯组合电路通常的小规模专用IC如74或4000系列的器件只能作十进制BCD码译码然而数字系统中的数据处理和运算都是利用译码程序在FPGACPLD中为实现实验内容实验内容(1)说明7段译码器内容在quartus II上