相关文档

• 实验二_7段数码显示译码器设计.doc

  实验二 7段数码显示译码器设计实验目的学习7段数码显示译码器设计学习VHDL的CASE语句应用及多层次设计实验内容说明例3-1中各语句的含义以及该例的整体功能在QuartusⅡ上对该例进行编辑编译综合适配仿真给出其所有信号的时序波形硬件设置：选实验电路模式6用数码8显示译码输出(PIO4640 引脚号为105103999685)键8(PIO13 引脚号为36)键7(PIO12 引脚号为35)

• 实验二-7段数码显示译码器设计.doc

  #

• 实验报告模板：实验二7段数码显示译码器.doc

  实验二 7段数码显示译码器【实验目的】设计七段显示译码器并在实验板上验证学习Verilog HDL文本文件进行逻辑设计输入学习设计仿真工具的使用方法【实验内容】1．实现BCD七段显示译码器的 Verilog 语言设计说明：7段显示译码器的输入为：IN0…IN3共5根 7段译码器的逻辑表同学自行设计要求实现功能为：输入 0…15 （二进制）输出 0…9…F （显示数码）输出结果应在数码管（共阴）上

• 七段显示译码器设计.doc

  #

• 数码显示译码器.doc

  数码显示译码器一实训目的进一步理解数码显示译码器的作用学会使用数码管的检测及显示译码器的使用二实训器材7447数码管（共阴共阳）稳压电源面包板钳子稳压电源电阻300欧×7三实训内容：1数码管的检测（1）确定数码管极性方法有两种：万用表检测和电路测试方法分别介绍两种测试方法（2）检测数码管的好坏用万用表或是电路测试方法分别介绍两种测试方法根据测试结果画出数码管的管脚示意图2数码显示译码器的检测和使用

• 七段显示译码器电路设计.doc

  题目： 七段显示译码器电路设计 专业： 生产过程自动化专业 班级： 生产过程0901 ： ： 指导老师： 杨旭 目录第一节 绪论……………………………………………………………………………..本设计的任务和主要内容…………

• 译码与显示译码器.doc

  甘肃政法学院本科生实验报告( ):漆志斌学院:计算机科学学院专业:计算机科学与技术班级:计本班实验课程名称:数字电子技术实验日期:2012年11月2日指导教师及职称:张琛实验成绩:开课时间：2012——2013学年第1学期甘肃政法学院实验管理中心印制实验题目译码与显示电路小组合作是漆志斌班级计本班学 号201181110126一实验目的1掌握二进制译码器的逻辑功能和特点2掌握译

• 七段显示译码器7448.doc

  #

• （3）_实验_计数译码显示电路（设计）.doc

  实验3 计数译码显示电路（设计）一实验目的1掌握2—10进制译码器和数码管的功能和使用2熟悉集成计数器74LS90的功能3学会用74LS90设计任意进制计数器二实验仪器及器材1数字电路实验箱 2.双踪示波器2器件：74LS90（集成计数器）74LS0074LS47（BCD--七段译码器）数码管三实验原理（含器件介绍）1．集成计数器计数器是计算机和数字逻辑系统的基本

• 实验二十六集成计数器、译码显示电路.ppt

  实验十二 计数、译码、显示电路置数：CR=0，CPu、 CPd任意， =0,DADBDCDD=abcd,观察QAQBQCQD是否为abcd。QA、QB、QC、QD-计数器输出端，DA、DB、DC、DD-数据输入端，CR-清除端。实验十二 计数、译码、显示电路加计数：CR=0， = CPd=1，CPu接单次脉冲减计数：CR=0， = CPu=1，CPd接单次脉冲QA、QB、QC、QD-计数器输出端，