大桔灯文库logo

下载提示:1. 本站不保证资源下载的准确性、安全性和完整性,同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
2. 本文档由用户上传,版权归属用户,大桔灯负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。

相关文档

  • EDA313.ppt

    单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级EDA 技术实用教程第 13 章 电子系统设计实践 13.1 VGA彩条信号显示控制器设计 5个信号 RGB:三基色信号 HS:行同步信号 VS:场同步信号 VGA工业标准要求的频率:时钟频率(Clock frequency) :25.175 MHz (像素输出的频率)行频(Line frequency) :

  • EDA3PPT.ppt

    EDA 技术实用教程第 2 章EDA设计流程及其工具 21设计流程 KX康芯科技图2-1应用于FPGA/CPLD的EDA开发流程 21设计流程 KX康芯科技211设计输入(原理图/HDL文本编辑) 1 图形输入 2 HDL文本输入 将使用了某种硬件描述语言(HDL)的电路设计文本,如VHDL或Verilog的源程序,进行编辑输入。 21设计流程 KX康芯科技212综合 整个综合过程就是将设计者在E

  • EDA_3.ppt

    KX康芯科技原理图输入 适配 直接对VHDL原理图描述或其他描述形式的逻辑功能进行测试模拟 一般ASIC设计的流程 一般ASIC设计的流程 VHDL仿真器 硬IP

  • EDA使.ppt

    单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级EDA技术实用教程第5章 VHDL设计进阶5.1 4位加法计数器的VHDL描述5.1.1 4位加法计数器【例5-1】ENTITYT4 IS PORT ( CLK : IN BIT Q : BUFFER INTEGER RANGE 15 DOWNTO 0 ) END AR

  • EDA使.ppt

    单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第1章 概述 1.1 what is EDA 一定义: 电子产品自动化设计进程puter为工作平台以EDA软件工具为开发环境以HDL为设计语言Electronic Design AutomationHardware Description LanguageApplication Specific Inte

  • EDA使.ppt

    单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级EDA技术实用教程第4章 VHDL设计初步VHDL的功能和标准 VHDL 描述输入端口输出端口电路的行为和功能VHDL有过两个标准:IEEE Std 1076-1987 (called VHDL 1987)IEEE Std 1076-1993 (called VHDL 1993)【例4-1】ENTITY mux21a IS P

  • EDA使.ppt

    单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级EDA技术实用教程第6章 原理图输入设计方法6.1 1位全加器设计向导6.1.1 基本设计步骤步骤1:为本项工程设计建立文件夹注意:文件夹名不能用中文且不可带空格为设计全加器新建一个文件夹作工作库文件夹名取为My_prjct注意不可用中文步骤2:输入设计项目和存盘图4-1 进入MAXplusII建立一个新的设计文件使用原

  • EDA使.ppt

    单击以编辑母版标题样式单击以编辑母版文本样式第二级第三级第四级第五级第2章 EDA设计流程及其工具1 FPGACPLD设计流程原理图HDL文本编辑器综合FPGACPLD适配FPGACPLD编程下载器FPGACPLD器件和电路系统时序与功能仿真器1.isp方式下载 2.JTAG方式下载 3.针对SRAM结构的配置 4.OTP器件编程功能仿真2 ASIC及其设

  • EDA使.ppt

    单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级EDA技术实用教程第7章 有限状态机设计二为什么要使用状态机7.1 一般有限状态机的设计? 有限状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点? 状态机的结构模式相对简单? 状态机容易构成性能良好的同步时序逻辑模块有效消除竞争冒险? 状态机的VHDL表述丰富多样? 在高速运算和控制方面状态机更有其巨大的优势?

  • EDA1-3.ppt

    >12个月高综合(Synthesis)90 年代手工设计层次结构设计集成环境:MaxPlusII和Quartus 的发明者集成环境: 技术的发明者集成环境:提供军品及宇航级产品输出使能选择输出电路可编程乘积项丰富适合组合逻辑基于SRAM每次上电需重新配置易于实现板级和系统级动态配置保密性

违规举报

违法有害信息,请在下方选择原因提交举报


客服

顶部