相关文档

• 2ASK调制解调的verilog-HDL代码.doc

  基于verilog HDL描述语言对基带信号进行ASK振幅调制module ASK_modulator(clkstartxy) input clk 系统时钟 input start开始调制信号 input x 基带信号 output y 调制信号 reg [1:0] q分频计数器 reg f载波信号 always (posedge clk) begin if(sta

• 2ask调制解调.doc

  信息与电气工程学院CDIO项目设计说明书(2011 2012学年第一学期)CDIO项目名称 ： 电子应用系统一级项目(第五学期) 专业班级 ： 学生 ： 学 号 ：

• FSK调制解调MATLAB源代码.doc

  function FSKFc=10? ?载频Fs=40? ?系统采样频率Fd=1? ? 码速率N=FsFddf=10numSymb=25进行仿真的信息代码个数M=2? ?? ? 进制数SNRpBit=60信噪比SNR=SNRpBitlog2(M)seed=[12345 54321]numPlot=25产生25个二进制随机码x=randsrc(numSymb1[0:M-1])产生25个二进制随

• 2ASK调制.doc

  仿真图：2ASK非相干解调2SAK相干解调参数设置：系统时钟：No. of Sample: 1024 Sample Rate:20000HzNo. of System Loop:1输入的数字基带信号载波信号调制信号如下：调制信号的功率谱密度如下：从图中可以看出在1000Hz处很明显地看到调制信号的离散谱约为0db还可以看出频率谱的连续部分是由二进制随机序列信号的功率谱搬移得到主峰值约为-3db第一

• 2FSK调制解调实验.doc

  #

• 2ASK调制器与解调器设计.doc

  ※※※※※※※※※※※※※※※※※※※※※※※※2007级学生数字通信原理课程设计 数字通信原理课程设计报告书课题名称2ASK调制器与解调器设计姓 名学 号院系部物理与电信工程系专 业通信工程指导教师2010年 1 月15日设计任务及要求设计目的熟练掌握Quartus设计软件的使用以及VHDL这一重要的硬件描述语言进一步理解2ASK信号的调制与解调掌握利用数字信号的离散取值

• 2FSK调制解调电路的设计.doc

  一 总体设计思路1.1 总体设计原理时分复用(TDM)的基本原理是将传输时间分割成若干个互不重叠的时刻各个信号按一定顺序占和各自的时隙在发送端按顺序将各个信号进行复接在收端按照一定的顺序将各个信号分接与频分复用相比时分复用便于信号的数字化和实现数字通信而制造调试的过程也相对比较容易更适合采用集成电路实现2FSK时分复用通信系统由数字信源单元数字调制单元2FSK解调单元位同步单元帧同步单元及数

• Verilog-HDL在现代EDA中的应用.pdf

  #

• Verilog-HDL-基础.doc

  Verilog HDL 基础分类: 电路与IC一 基本要素(1)Verilog HDL与VHDL1.它于1995年成为IEEE标准即standard 1364-1995VHDL于1987年成为IEEE标准2.类C语言不允许自定义数据类型（VHDL可以）3.可描述开关级电路模型但信号初值不确定必须由程序初始化VHDL系统数据定义后没有赋值则默认为0对系统级支持能力要强一些（2）IC设计流程：

• 基于VHDL语言的2FSK调制解调.doc

  基于VHDL语言的2FSK调制解调设计课程：CPLDFPGA设计设计内容：2FSK的调制解调涉及专业：通信工程实验人员：指导教师：刘明珠基于VHDL语言的2FSK调制解调摘要：在数字通信系统 t _blank 中数字调制与解调技术占有非常重要的地位本人通过对FSK调制解调的基本原理了解用 t _blank VHDL语言实现了2FSK调制 t _blank 解调器的设计仿真结