相关文档

• 13-1双稳态触发器.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级特点：电路在某个时间的输出值(状态)仅仅取决于同一时间的各输入值(状态)组合逻辑电路数字电路时序逻辑电路特点：电路在某个时间的输出值(状态)不仅取决于当时的各输入值(状态)而且还和电路以前的状态有关第十三章 触发器和时序逻辑电路组合逻辑电路数字电路时序逻辑电路具有记忆功能的逻辑单元它的输出端有两种可能的稳定状态可用来输入和存

• 双稳态触发器.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级 双稳态触发器和 时序逻辑电路 时序逻辑电路与输出状态不仅与输入变量有关而且还与系统先前的状态有关时序逻辑电路的特点：①包括组合逻辑电路和具有记忆功能的电路或反馈延迟电路②输入输出之间至少有一条反馈路径 触发器是时序逻辑电路的基本单元是一种具有记忆功能的逻辑电路能够储

• 双稳态触发器.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级13.1 双稳态触发器第 13 章 触发器和时序逻辑电路13.2 寄存器13.4 555 定时器及其应用 13.3 计数器本章基本要求掌握RS触发器JK触发器D触发器和T触发器的功能掌握计数器的分析方法了解寄存器计数器和555定时器的原理和应用　　数字电路按照功能的不同分为两类：组合逻辑电路时序逻辑电路　　时序逻辑电路

• 第4章双稳态触发器.ppt

  单击此处编辑母版标题样式数字电路与逻辑设计第4章双稳态触发器 ?本章要点 本章介绍双稳态触发器的电路结构工作原理和动作特点是了解分析和设计时序逻辑电路工作机理的基础双稳态触发器是具有输出状态受输入端数据控制并能保持0或者1两个稳定状态的电路它是构成时序逻辑电路的基本部件根据逻辑功能可以把双稳态触发器分成RS触发器JK触发器D触发器T触发器和T′触发器根据结构可以把双稳态触发器分成主从结

• 第4章双稳态触发器.ppt

  单击此处编辑母版标题样式数字电路与逻辑设计第4章双稳态触发器 ?本章要点 本章介绍双稳态触发器的电路结构工作原理和动作特点是了解分析和设计时序逻辑电路工作机理的基础双稳态触发器是具有输出状态受输入端数据控制并能保持0或者1两个稳定状态的电路它是构成时序逻辑电路的基本部件根据逻辑功能可以把双稳态触发器分成RS触发器JK触发器D触发器T触发器和T′触发器根据结构可以把双稳态触发器分成主从结

• 双稳触发器.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第二节 常用双稳态触发器 一RS触发器 二D触发器 三JK触发器四边沿触发器五实际触发器芯片及使用 六不同触发器的功能转换 一RS触发器1.基本RS触发器 基本RS触发器是所有触发器中结构最简单的也是构成其他功能触发器的最基本单元 逻辑功能分析 逻辑功能分析：触发器的两个输入端有四种不同的状态组合根据与非

• CD4098双单稳态触发器.pdf

  #

• 实验四__双稳态触发器.doc

  实验四 双稳态触发器一实验目的1．熟悉并验证触发器的逻辑功能和触发方式2．掌握集成JK和D触发器的使用方法和逻辑功能的测试方法3．掌握用JK或D触发器组成分频器的方法二实验原理及实验资科触发器是一个具有记忆功能的二进制信息存储器件是构成多种时序电路的最基本逻辑单元触发器具有两个稳定状态即0和1在适当触发信号作用下触发器的状态发生翻转即触发器可由一 个稳态转换到另一个稳态.当输入触发信号消失

• 实验四--双稳态触发器.doc

  实验四 双稳态触发器一实验目的1．熟悉并验证触发器的逻辑功能和触发方式2．掌握集成JK和D触发器的使用方法和逻辑功能的测试方法3．掌握用JK或D触发器组成分频器的方法二实验原理及实验资科触发器是一个具有记忆功能的二进制信息存储器件是构成多种时序电路的最基本逻辑单元触发器具有两个稳定状态即0和1在适当触发信号作用下触发器的状态发生翻转即触发器可由一 个稳态转换到另一个稳态.当输入触发信号消失后触发

• 单稳态触发器.ppt

  掌握单稳态触发器的功能和相关概念掌握单稳态触发器输出脉宽的计算方法第II阶段：P2松开时输出由1－>0123被触发输出暂态1使192CD为1同时192的清零无效开始计数三实验内容二：