相关文档

• 任意进制计数器的设计.ppt

  例4：使用74LS163构成一个计数状态为二进制01111111的计数器双向移位寄存器

• _设计任意进制计数器_的实验报告.doc

  实验八 设计任意进制计数器一实验目的掌握中规模集成计数器的使用方法及功能测试方法二实验内容及要求采用(74LS192)复位法或预置数法设计一个三位十进制计数器要求各位同学设计的计数器的计数容量是自己的最后三位数字三设计过程74LS192是中规模同步十进制可逆计数器具有双时钟输入并具有清除和置数等功能其引脚排列如图所示74LS192(CC40192)的功能如下表所示CR：清除端　　　C

• 任意进制计数器及简易秒表设计.doc

  实验四： 时序逻辑电路设计——任意进制计数器及简易秒表设计实验目的熟悉硬件编程语言Verilog HDL的基本语法及应用熟悉FPGACPLD的使用基本掌握现代逻辑电路设计思想方法掌握计数器的工作原理掌握任意进制计数器构成的脉冲反馈法实验设备PC机QuartusII实验开发环境FPGA实验开发板实验要求：认真阅读实验指导材料及相关数据手册写出实验预习报告预先熟悉QuartusII 的使用根据课本第七

• 24进制计数器设计.doc

  湖南人文科技学院课程设计报告课程名称：电子技术基础课程设计设计题目：24进制数字电子钟时计器译码显示电路 系 别： 专 业： 班 级：

• 用74LS162计数器设计24进制计数器.doc

  : 桑贤超 班级: 文自112-2班 : 201190519234 试验: 24进制计数器的设计 日期: 指导老师: 徐洪霞 实验报告的名称: 24进制计数器的设计本次实验的目的: 1.掌握74LS162 计数器的用法2. 利用74LS162计数器设计一个24进制计数器实验设备：Maplus2x软件试验箱画出实验原理图标明引脚连线画出防真波形图注明引脚.

• 第二十一二次课任意进制计数器的构成时序逻辑电路设计.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级数字电子技术基础阎石主编(第五版)信息科学与工程学院基础部0四任意进制计数器的构成方法 若已有N进制计数器(如74LS161)现在要实现M进制计数器6.3.2 计数器N进制M进制 任意进制计数器只能用已有的计数器芯片通过外电路的不同连接方式实现即用组合电路产生复位置位信号得到任意进制计数器【】内容回顾11. M

• 二进制计数器.ppt

  #

• 实验七__N进制计数器的设计.docx

  48 \* MERGEFORMAT 48 实验七N进制计数器的设计一．实验目的1熟悉集成计数器逻辑功能；2掌握各种集成计数器的控制端作用及级联方法；3掌握用各种集成计数器构成N进制计数器的原理。二．实验仪器及材料 1双踪示波器、数字电路实验箱、万用表2器件74LS90异步二-五-十进制计数器2片74LS163 同步二进制计数器 2片74LS20 四输入端双与非门 1片 74LS21 四输入端双与

• 74ls90清零法实现8421码任意进制计数器.doc

  74ls90清零法实现8421码任意进制计数器实验目的：1.了解中规模集成电路的逻辑功能和各控制端的作用2.熟悉集成计数器74LS90的级联扩展3.掌握用集成计数器74LS90实现任意进制计数的方法实验原理：74ls90的管脚同时置一时可实现异步清零所以对2进制最大显示数为1Q1接MR1MR2即可3进制Q1Q2接MR1MR2四进制Q2接MR1MR2五进制Q0Q2接MR1MR2六进制Q1Q2接

• 24进制计数器课程设计.doc

  24进制计数器设计 系 别： 电子工程系 专 业： 应用电子 班 级： 学生: