相关文档

• 实验七__N进制计数器的设计.docx

  48 \* MERGEFORMAT 48 实验七N进制计数器的设计一．实验目的1熟悉集成计数器逻辑功能；2掌握各种集成计数器的控制端作用及级联方法；3掌握用各种集成计数器构成N进制计数器的原理。二．实验仪器及材料 1双踪示波器、数字电路实验箱、万用表2器件74LS90异步二-五-十进制计数器2片74LS163 同步二进制计数器 2片74LS20 四输入端双与非门 1片 74LS21 四输入端双与

• 实验三-二进制计数器设计.doc

  实验三 二进制计数器设计一实验目的 （1）熟悉VHDL时序电路的设计方法 （2）了解清零和使能的概念以及同步清零和异步清零的区别 （3）用VHDL语言设计二进制计数器并仿真下载验证其功能二实验原理 计数器是最常见的寄存器逻辑电路从微处理器的地址发生器到频率计都需要用到计数器一般计数器可以分为两类：加法计数器和减法计数器加法计数器每来一个脉冲计数值加1减法计数器每来一个脉冲计数器值减1有时将两者做在

• _设计任意进制计数器_的实验报告.doc

  实验八 设计任意进制计数器一实验目的掌握中规模集成计数器的使用方法及功能测试方法二实验内容及要求采用(74LS192)复位法或预置数法设计一个三位十进制计数器要求各位同学设计的计数器的计数容量是自己的最后三位数字三设计过程74LS192是中规模同步十进制可逆计数器具有双时钟输入并具有清除和置数等功能其引脚排列如图所示74LS192(CC40192)的功能如下表所示CR：清除端　　　C

• 实验二--4位十进制计数器的设计.doc

  #

• 实验二-基于HDL十进制计数器设计.doc

  #

• 实验7-N进制计数器.ppt

  实验5 时序逻辑电路的应用7CP0R0B CD4511是BCD—七段译码带输出驱动器的译码器 是与七段共阴极数码管配套使用的译码器管脚排列如下图e14BCD码七段译码器15CD4511四实验面板：Q2fgg1412R Q348421BCDQ3Q1RCP

• 实验七-数字滤波器的设计.doc

  #

• 实验项目二-带进制的计数器.doc

  #

• 实验六--计数器的设计.ppt

  #

• 24进制计数器设计.doc

  湖南人文科技学院课程设计报告课程名称：电子技术基础课程设计设计题目：24进制数字电子钟时计器译码显示电路 系 别： 专 业： 班 级：