相关文档

• 实验二-计数译码和显示电路07.ppt

  六十进制计数译码和显示电路的方框图如图1所示616D74LS161PH计数X

• 07-计数译码显示电路.ppt

  一实验目的进位 1 1 ? 1 计数清零可靠构成多位计数器的级联方法灭灯灯测试译码显示电路

• 实验四计数译码显示电路.ppt

  实验四 计数译码显示电路一实验目的 1掌握中规模集成电路计数器的逻辑功能 及使用方法 2学习使用74LS47(七段显示译码器)和共阳极七段显示器 3掌握用计数器设计简单时序逻辑电路的方法二实验设备 1．数字实验箱(型号) 2 ．数字万用表 3 ．数字示波器 4．集成电路：74LS16174LS47 74LS00 74LS90共阳七段数码管 三实验内容及步骤：74LS161

• 计数译码显示电路·.ppt

  实验四 计数译码显示电路一实验目的 1掌握中规模集成电路计数器的逻辑功能 及使用方法 2学习使用74LS47(七段显示译码器)和共阳极七段显示器 3掌握用计数器设计简单时序逻辑电路的方法二实验设备 1．数字实验箱(型号) 2 ．数字万用表 3 ．数字示波器 4．集成电路：74LS16174LS47 74LS00 74LS90共阳七段数码管 三实验内容及步骤：74LS161

• （3）_实验_计数译码显示电路（设计）.doc

  实验3 计数译码显示电路（设计）一实验目的1掌握2—10进制译码器和数码管的功能和使用2熟悉集成计数器74LS90的功能3学会用74LS90设计任意进制计数器二实验仪器及器材1数字电路实验箱 2.双踪示波器2器件：74LS90（集成计数器）74LS0074LS47（BCD--七段译码器）数码管三实验原理（含器件介绍）1．集成计数器计数器是计算机和数字逻辑系统的基本

• 实验二十六集成计数器、译码显示电路.ppt

  实验十二 计数、译码、显示电路置数：CR=0，CPu、 CPd任意， =0,DADBDCDD=abcd,观察QAQBQCQD是否为abcd。QA、QB、QC、QD-计数器输出端，DA、DB、DC、DD-数据输入端，CR-清除端。实验十二 计数、译码、显示电路加计数：CR=0， = CPd=1，CPu接单次脉冲减计数：CR=0， = CPu=1，CPd接单次脉冲QA、QB、QC、QD-计数器输出端，

• 实验二_编码译码显示电路的应用.ppt

  1. 掌握编码器译码器的原理和使用方法2. 设计编码译码和七段数码管显示电路译码器七段LED共阳数码管的外形和内部结构

• 实验一(2)加法器及译码显示电路07.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级实验四 加法器及译码显示电路一实验目的：1.掌握二进制加法运算2.掌握全加器的逻辑功能3熟悉集成加法器及其使用方法4.掌握七段译码器和数码管的使用二设计任务1.基本设计任务(1)设计一个一位二进制全加器要求用74LS0074LS86实现(2)设计一个用74LS83实现余3码至8421码的转换电路(3)用74LS48和共阴极数码

• 实验2-编码译码及显示电路.ppt

  编码、译码及显示电路 电子技术实验室张宇威实验目的1 掌握编码器、译码器集成电路的原理和使用方法。2 设计编码、译码和七段数码管显示电路。实验内容1 测试74LS148的逻辑功能，画出功能表。2 将编码器、译码器、七段数码管连接起来，组成十进制数码显示电路，输入数据0~7，观察显示结果；数字显示电路设计思路编码器译码器ＬＥＤ数码管显示代码编码器（ 74LS148 ）编码器：是一个多输入、多输出的组

• 3计数译码显示电路.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级实验八 计数译码和显示电路 一实验目的 1.进一步学习译码器和七段显示器的使用方法 2.掌握构成六十进制计数译码和显示电路 3.掌握构成任意进制计数译码和显示电路功能二设计任务与要求 1.基本设计任务与要求 ⑴用中规模集成电路设计六进制计数器十进制计数器 ⑵设计一个六十进制计数