相关文档

• EDA技术实验题目带程序.doc

  《EDA技术》实验内容简单组合逻辑 C=（AB）简单组合逻辑 D=C·（AB）简单组合逻辑 D=C⊕A·B简单组合逻辑 D=（CA）·（B⊕C）1位二进制加法器LIBRARY IEEEUSE _LOGIC_ENTITY add1_v IS PORT(A : IN STD_LOGIC B : IN STD_LOGIC Cin : IN ST

• EDA技术-实验三.doc

  0900288888 张三实验三 D 触发器移位寄存器二进制计数器的Verilog 实现及仿真器的使用一实验目的：本次实验利用Verilog 语言输入方式定义引脚（两种方法）掌握任意进制计数器的设计方法进一步掌握时钟的具体使用方法进而掌握仿真器的使用方法二实验内容：1利用 Verilog 硬件描述语言参考提供源程序设计带进位的4 位二进制计数器2利用 Verilog 硬件描述语言自行设计七段码译码

• EDA技术实验1.doc

  实验一 简单逻辑电路实验一实验目的学习实验平台的使用方法熟悉Quartus II 软件平台和使用 VHDL 语言设计电路的方法学习简单逻辑电路的设计仿真和硬件测试掌握VHDL语言的基本语法和语句把握VHDL程序设计组合时序逻辑电路的基本结构和设计特点二实验内容1运用Quartus II 集成环境下的VHDL文本设计方法设计半加器进行波形仿真引脚分配并下载到实验设备上进行逻辑功能验证2运用Quar

• eda序列检测实验程序.doc

  实验程序：01001序列的检测：module xulie(clkrstzQled)input clkrstoutput Qzoutput [4:0] ledreg [4:0] ledreg [4:0] statereg Qzreg [4:0] areg [15:0] qparameter S = 5d00000 A = 5d00001

• EDA技术实验3.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级KX康芯科技【实验5】 4位十进制频率计设计1．实验目的 通过实验让读者掌握复杂时序逻辑电路的EDA原理图输入设计法和Verilog HDL文本输入设计法通过对设计电路的仿真和硬件验证让读者进一步了解4位十进制频率计的功能和特性 4位十进制频率计的顶层设计文件的原理图如图4.10 图4.10 4位十进制频率计的顶层设计文件的

• 《EDA技术》实验报告.doc

  《EDA技术》课程实验报告姓 名：学 号：班 级：同 组 者：指导教师：信息科学与工程学院2013-2014学年第二学期《EDA技术》课程实验报告学生：所在班级：电信1101班指导教师： 老师记分及评价： 报告满分5分得 分 实验

• EDA技术实验报告.doc

  实验报告课程名称：EDA技术姓 名：系：专 业：年 级：学 号：指导教师：职 称： 实验项目列表序号实验项目名称成绩指导教师1实验一　Quartus II 软件的使用2实验二 用文本输入法设计2选1多路选择器3实验三 用文本输入法设计7段数码显示译码器4实验四 用原理图输入法设计8位全加器5实验五 乐曲硬件演奏电路的设计67891011121314151617

• EDA技术实验教案.doc

  #

• EDA技术实验指导书.doc

  电子设计自动化实验指导书赵增荣河北师范大学目 录实验一：熟悉MAXPLUSII软件的使用…………1实验二：层次化结构设计…………………………5实验三：设计项目的验证…………………………8实验四：原理图与语言进行项目设计的比较……10实验五：扫描显示电路的驱动……………………12实验六：十六进制计数器显示电路………………15 实验一:熟悉MAXPLUSII软件的使用 一 实验目的：1

• EDA技术实验讲义11.11.4.doc

  EDA技术实验讲义第三版 杭州康芯电子有限 配套使用说明设备配件电源线一根并口下载线一个十芯JTAG口线一根十四芯线一根USB下载线一根USB下载器一个RS232串口线一根单口红色小线若干根配套讲义一本配套使用使用说明为了使您更好更快地了解和使用本产品本特录制了音像在这里做相关说明：本EDASOPC产品的主系统主要GW48－PK2SPK3PK4适配板GWAC6A