大桔灯文库logo

下载提示:1. 本站不保证资源下载的准确性、安全性和完整性,同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
2. 本文档由用户上传,版权归属用户,大桔灯负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。

相关文档

  • -2).ppt

    存储系统的层次结构磁带 内存主要是DRAM价格低容量大但存取速度难以提高而CPU速度提高很快目前CPU的速度比DRAM要快一个数量级以上导致两者速度不匹配只有双极型TTL SRAM存取速度与CPU处于同一量级但价格较贵功耗很大集成度低所以不能将所有DRAM都采用SRAM折中的办法是分级处理在主存和CPU之间加一个容量相对小的双极型SRAM作为高速缓冲存储器Cache 目前Cache的分为一级Ca

  • 器.doc

    计算机组成原理 存储器(期末论文) 绵阳师范学院计算机组成原理(期末论文)题? ?? ? 目 微型计算机的存储器 作? ?? ? 者? ?? ?? ?? ?? ?? ?? ?? ?? ?? ? 单? ?? ? 位 数计学院07级7班(07084207) 指 导教 师? ?? ?? ?? ?? ?? ?? ?? ?? ?? ? 论文工作时间? ?? ?? ?2009年5月? ?? ?? ?? ??

  • 习题-第三章.doc

    第三章习题一填空题:广泛使用的A.______和B.______都是半导体随机读写存储器前者速度比后者C.______集成度不如后者高CPU能直接访问A.______和B.______但不能直接访问磁盘和光盘 广泛使用的 ______和 ______都是半导体随机读写存储器前者比后者速度快 ___ ___不如后者高它们断电后都不能保存信息由于存储器芯片的容量有限所以往往需要在

  • -器实验.doc

    福建农林大学计算机与信息学院信息工程类实验报告课程名称:计算机组成原理姓 名:系:计算机专 业:计算机科学与技术年 级:09级学 号:指导教师:职 称:2010年12月29日实验项目列表序号实验项目名称成绩指导教师1算术逻辑运算实验2存储器实验3总线控制实验4微程序控制器的组成与微程序设计实验567891011121314151617181920福建农林大学计算机与信

  • 第三章1.ppt

    单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级存贮系统计算机组成原理第三章 存贮系统 3.1 概 述一存储器分类1. 按存储介质分类(1) 半导体存储器(2) 磁表面存储器(3) 磁芯存储器(4) 光盘存储器易失TTL MOS磁头载磁体硬磁材料环状元件激光磁光材料非易失(1) 存取时间与物理地址无关(随机访问) 顺序存取存储器 磁带4.12. 按存取方式分

  • 概论.ppt

    比较内容 ? ★ 教育和卫生  计算机被誉为教育史上的第四次革命:较多的应用是CAI(计算机辅助教学)用这种方法进行教学学生可以生动活泼地进行学习教师也可以减少大量重复的讲授而把精力放在提高教材质量和研究教学方法上计算机辅助教学既用于普通教育又用于专业训练方面人们还可坐在家里通过计算机远程网络按照自己的才能确定个人的学习计划和进度   远程计算机的问世同样为人类健康长寿带来了福音

  • 第三章___内部器.ppt

    微机原理及接口技术地址存储系统的分类 主 存 半导体存储器 地址译码器① 存储体存储器芯片的主要部分用来存储信息② 地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元 ③ 片选和读写控制逻辑选中存储芯片控制读写操作存储单元7按制造工艺双极型:速度快集成度低功耗大MOS型:速度慢集成度高功耗低按使用属性随机存取存储器RAM:可读可写断电丢失只读存储器ROM:正常只读断电不

  • 现代器为中心3.13.2虚拟....ppt

    计算机系统结构 第三章 存储系统现代计算机系统以存储器为中心 存储系统原理 虚拟存储器 高速缓冲存储器(Cache) 三级存储系统第3章 存储系统42620221计算机系统结构 第三章 存储系统 存储系统原理.1 存储系统的定义.2 存储系统的层次结构.3 存储系统的频带平衡.4 并行访问存储器 .5 交叉访问存储器 .6 无冲突访问存储器426

  • (课件).ppt

    计算机的存储系统一般由高速缓存内存和外存三级构成.半导体存储器地址寄存CSA5A4A3A2A1A01单译码结构双译码结构双译码可简化芯片设计主要采用的译码结构WE地址TA读取时间从读取命令发出到数据稳定出现的时间给出地址到数据出现在外部总线上TRC读取周期两次读取存储器所允许的最小时间间隔有效地址维持的时间TWSRAM 6264的功能××10存储容量为64K×116个引脚:8根地址线A7A01根数

  • 》教程第5章器-CACHE2.ppt

    单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级5.3 高速缓冲存储器(Cache)Cache-存储器映象替换算法问题的提出CPU和IO争抢访问主存主存速度始终跟不上CPU的发展100MHz的Pentium处理器平均10ns就执行一条指令而DRAM的典型访问时间是60120ns Cache的出现主要使CPU不直接访问主存只与高速Cache交换信息程序访问的局部性原

违规举报

违法有害信息,请在下方选择原因提交举报


客服

顶部