相关文档

• Verilog-时钟电路.docx

  该时钟电路针对的是50MHZ FPGA实验器材：FPGA芯片两个四位一体数显管一个按键若干导线采用模块化设计将电路分成分频模块时钟计数模块数显轮显模块数显代码转换模块四个模块时钟计数又分60进制计数模块24进制计数模块程序代码：上层模块：module clock(clkclrdatayiwei)input clkclroutput[5:0] yiweioutput[6:0] datawire cl

• 24小时时钟电路.doc

  24小时数字时钟设计原理 论文 ：张海龙 专业：电气自动化 作品：24小时时钟摘要：现今高精度的计时工具大多数都使用了石英晶体振荡器由于电子钟石英表石英钟都采用了石英技术因此走时精度高稳定性好使用方便不需要经常调校我用4段的数码显示

• 数字时钟电路.docx

  数字时钟电路一.设计和仿真要求1.显示时：分：秒（cp频率f=1Hz)2.拓展功能：整点报时有校时功能可以分别对时及分进行单独校时使其校正到准确时间二.总体设计和电路框图1. 设计思路(1).利用555定时器产生1kHz的时钟信号再利用三个74LS160串联进行分频产生1Hz的时钟信号2).将时钟信号导入用74LS161和与非门设计的00-59的循环计数电路（即数字钟的秒计数电路）中然后依次是分计

• 时钟电路工作.doc

  时钟电路工作原理：电源经过二极管和电感进入分频器后分频器开始工作和晶体一起产生振荡在晶体的两脚均可以看到波形晶体的两脚之间的阻值在450---700欧之间在它的两脚各有1V左右的电压由分频器提供晶体两脚常生的频率总和是总频（OSC）在分频器出来后送到PCI槽的B16脚和ISA的B30脚这两脚叫OSC测试脚也有的还送到南桥目的是使南桥的频率更加稳定在总频OSC线上还电容总频线的对地阻值在450---

• 16-17时钟电路.ppt

  实训课目六

• at89c51电子时钟电路图.docx

  #

• 数字钟时钟电路图设计.doc

  数字钟电路Created with an evaluation copy of Aspose.Words. To discover the full versions of our APIs please visit: :products.asposewordsPAGE 6Created with an evaluation copy of Aspose.Words

• 数字钟时钟电路图设计.doc

  数字钟电路Created with an evaluation copy of Aspose.Words. To discover the full versions of our APIs please visit: :products.asposewordsPAGE 6Created with an evaluation copy of Aspose.Words

• 数字钟时钟电路图（毕业论文）.docx

  电气工程系2009届毕业生毕 业 论 文（设 计）题目：__数字钟电路院 系：_山工院电气工程系__班 级：_应用电子0601______姓 名：_____秦吉伟________指导老师：_孙丰收 丁兆运__时 间： 5月1日 : PAGE 6 : 第 PAGE 2页西南石油大学2006届本科毕业设计论文山东工业职业学院毕业设计（论文）中文摘要：加入世贸

• 数字钟时钟电路图(毕业论文).doc

  电气工程系2009届毕业生毕 业 论 文(设 计)题目：__数字钟电路院 系：_山工院电气工程系__班 级：_应用电子0601______姓 名：_____秦吉伟________指导老师：_孙丰收 丁兆运__时 间： 5月1日 : PAGE 6 : 第 PAGE 2页西南石油大学2006届本科毕业设计论文山东工业职业学院毕业设计(论文)中文摘要：加入世贸