相关文档

• VHDL及FPGA实例.doc

  1与或非2触发器（RSDTJK）3编码器（2-10编码器4位二进制优先编码器）4译码器（2-4译码器3-8译码器7段数码管译码器）5半加器全加器（4位）6减法器7数据选择器（4选1）8序列检测器（检测1110010 ） 9锁存器10移位寄存器（4位）11循环计数器（5进制加法计数减法计数）自己亲手安装破解quartusII软件学会搭建FPGA开发设计环境熟悉软件环境学习FPGA设计方法：原理图方式

• VHDL语言实例.doc

  VHDL语言实例例1：设计一七段显示译码器用它来驱动七段发光管LED显示十六进制数字0到9和字母A到FLED显示数码管为共阳极LIBRARY ieee ??????????????????????????????? USE ieee.std_logic_1164.all ????ENTITY HEX2LED IS ????????????????????????????? PORT( ???

• FPGA设计及应用-VHDL2.ppt

  程序包(Package)库(Library)信号名结构体（Architecture）ARCHITECTURE behave OF tm16 IS BEGIN co<=1 when (t=1111 and ci=1) else 0 PROCESS (clknreset)--进程BEGIN IF(nreset=0) THEN --顺序语

• [ECE-VHDL-课件]-ECE-448-FPGA-and-ASIC-Design-with-VHDL---1-introduction.ppt

  #

• VHDL实例演示程序.doc

  组合逻辑电路的设计实例与非门加法器编码器译码器数据选择器练习题：2输入异或门数据分配器三输入与非门电路1）数据流描述LIBRARY IEEEUSE _LOGIC_ENTITY nand3 IS PORT (a b c: IN BIT y: OUT BIT)END nand3ARCHITECTURE rtl OF nand3 ISBEGIN y <= NOT

• [ECE-VHDL-课件]-ECE-448-FPGA-and-ASIC-Design-with-VHDL---8-state-machines.ppt

  Click Optional ReadingControl InputsFinite State MachinesRefresherInputsOutputfunctionstate 1 output 1ECE 448 – FPGA and ASIC Design with VHDLS1 0S0: No elements of the sequenceobserved1 0MooreECE 4

• 基于FPGA的VHDL毕业设计.doc

  摘 要FPGA是现场可编程门阵列(Field Programmable Gate Array)的简称与之相应的CPLD是复杂可编程逻辑器件plex Programmable Logic Device)的简称两者的功能基本相同只是实现原理略有不同所以有时可以忽略这两者的区别统称为可编程逻辑器件或CPLDPGFAVHDL的英文全名是Very-High- eed Integrated C

• fpga设计的几个实例.doc

  #

• VHDL例程代码.doc

  【例3-1】 2选1多路选择器程序(P31)LIBRARY IEEE --IEEE库使用说明语句USE IEEE.STD_LOGIC_1164.ALLENTITY mux21 IS --实体说明部分PORT(ab : IN STD_LOGICs: I

• 基于FPGA的交通信号灯课程设计（以VHDL语言实现）.doc

  基于FPGA的数字电子技术课程设计(以VHDL语言实现) 课题：交通信号灯设计题目： 1.由主干道A和支干道B的汇合点形成十字交叉路口在交叉路口处设有红绿黄三色信号灯红灯亮禁止通行绿灯亮允许通行黄灯亮则让行驶到路口的车辆有时间停靠到禁止线外用两位数码管显示当前主支干道所处的状态红黄绿分别用RYG表示2.主干道车辆较多所以绿灯亮灯时间为50S支干道亮绿灯时间设为30S当主干道