大桔灯文库logo

下载提示:1. 本站不保证资源下载的准确性、安全性和完整性,同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
2. 本文档由用户上传,版权归属用户,大桔灯负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。

相关文档

  • N.(Verilog).doc

    标签:  Verilog  F6分频器  _N倍奇数分频器.(Verilog)N_odd_ Verilogmodule N_odd_divider ( input i_clk input rst_n output o_clk) parameter N = N_odd 设置奇数(除1外)倍分频parameter M = M=N2 bit_of

  • Verilog语言实现电路357.docx

    众所周知分频器是FPGA设计中使用频率非常高的基本设计之一尽管在目前大部分设计中广泛使用芯片厂家集成的锁相环资源如altera 的PLLXilinx的DLL.来进行时钟的分频倍频以及相移但是对于时钟要求不高的基本设计通过语言进行时钟的分频相移仍然非常流行首先这种方法可以节省芯片内部的锁相环资源再者消耗不多的逻辑单元就可以达到对时钟操作的目的另一方面通过语言设计进行时钟分频可以看出设计者对设计

  • Verilog实现和偶和半整及任意小程序.doc

    1半整数分频占空比不为50说明:设计的史上最好用的半整数分频占空比不为50包含设计思路module div_5(clkclk_ditt2temp1temp2)N0.5input clkoutput clk_divoutput reg[31:0tt2output reg temp1temp2initial begin temp1=0temp2=1end 首先进行初始

  • FPGA和偶和半整及任意小设计(Verilog程序).doc

    Author:---Engineer Lhrace1半整数分频占空比不为50说明:设计的史上最好用的半整数分频占空比不为50包含设计思路module div_5(clkclk_ditt2temp1temp2)N0.5input clkoutput clk_divoutput reg[31:0tt2output reg temp1temp2initial begin t

  • verilog设计.doc

    对读者的假设已经掌握: HYPERLINK :mysupport.alteraetrainingwebexPLDBasicsplayer 可编程逻辑基础  HYPERLINK :.alteracustomertrainingwebexVerilogplayer Verilog HDL基础  HYPERLINK

  • Verilog设计.doc

    Verilog分频器设计module adder(clkz)output zreg qreg zHYPERLINK mailto:always(posedgealways(posedge clk)beginif(q9==0)z<=qelseq=q1endendmodulemodule counter9(clkdateinz)output zinput clkinput dateinre

  • 基于FPGA任意设计.doc

    目 录 TOC o 1-3 h z u  HYPERLINK l _Toc355989584 1 绪论 PAGEREF _Toc355989584 h 1 HYPERLINK l _Toc355989585  课题分析 PAGEREF _Toc355989585 h 1 HYPERLINK l _Toc355989586  FPGA概述 PAGEREF

  • 关于和小.doc

    关于奇数分频和小数分频小数分频举例对于分频先进行几次8分频后进行几次9分频这样平均下来就是小数分频至于具体几次就是靠公式了:这其中K就是N等于8-n就是-1X就是7这样其中就会有X(也就是7)次9分频按照平均就有3次8分频(87-79)8还有一个问题就是从N 分频切换到N 1 分频和从N 1 分频切换到N 分频都会产生一个随时间增长的相位移 如果简单的先进行3 次8 分频后做7 次9 分频将会

  • 发生.doc

    ZDSF81系列 三倍频发生器使用手册真诚服务 共谋发展 : PAGE  : 目 录 TOC o 1-3 h z u  l _Toc318365160 一概述 PAGEREF _Toc318365160 h 2 l _Toc318365161 二结构 PAGEREF _Toc318365161 h 2 l _Toc318365162 三指标 PAG

  • 锁相环.doc

    锁相环倍频器 摘要  倍频器(frequency multiplier)使输出信号频率等于输入信号频率整数倍的电路输入频率为f1则输出频率为f0nf1 系数n为任意正整数称倍频次数倍频器用途广泛如发射机采用倍频器后可使主振器振荡在较低频

违规举报

违法有害信息,请在下方选择原因提交举报


客服

顶部