可编程逻辑器件PLD可编程逻辑器件PLD是由用户借助计算机和编程设备对集成电路进行编程使之具有预定的逻辑功能成为用户设计的ASIC芯片近年来可编程逻辑器件从芯片密度上速度上发展相当迅速已成为集成电路的一个重要分支本章要求读者了解PLD器件的工作原理掌握用可编程逻辑器件设计数字电路的方法为掌握使用电子设计自动化和可编程逻辑器件设计电路系统的后续课程打下良好的基础第一节 基本知识重点与难点基本知识(一
第三章习题答案参考3-1.解:(a)由于74148是优先编码器当=0时由表3-5可知道当=0且=1时编码器会对优先级别高的编码所以输出就是对应的输出此时(b)和3-2.. 如图所示是用74148和门电路组成的8421BCD编码器输入仍为低电平有效输出为8421DCD码工作原理为: 当I9I8无输入(即I9I8均为高平)时与非门G4的输出Y3=0同时使74148的EI=0允许74148工作74
Digital Logic Design and Application (数字逻辑设计及应用)Y0Y73ZYX6Digital Logic Design and Application (数字逻辑设计及应用)EII7I0Y2片间优先级的编码 —— 利用第9片74x148 每片的GS端接到第9片的输入端 第9片的输出作为高3位(RA5RA3)11VCCYZ1ZABC0 2
#
第六章 脉冲产生与整形电路习题解答 解:施密特触发器:输出高低电平取决于输入信号电平单稳态触发器:有一个稳态和一个暂稳态双稳态触发器:只有两个稳态多谐振荡器:只有两个暂稳态 解:时当时当时保持原来状态不变当时 解:(1)(2) 解:波形如图所示图 解: 解: 解:(1)(2)波形如图所示图(3) 解:时时电路如图所示选阻值0818可调图6.9 解:连线图如图所示图0 解:波形如
第六章习题答案 状态转换图 :
第五章答案下降沿触发1000100111110005进制计数器1000100111110005进制能自启动的7进制计数器=0时Q2翻转Q0不变Q1不变A=1时Q2=Q0=1Q1不变A发生变化才会引起变化是同步清零同步置数的思维二进制计数器只有S0时Z为0所以0001111000000001000XX1001X1XX001001100000110XX0100100X1XX1100000XX11
单击此处编辑母版标题样式abcd单击此处编辑母版文本样式abvd第二级第三级第四级第五级6 . 时序逻辑电路的分析与设计6.1 时序逻辑电路的基本概念6.2 同步 时序逻辑电路的分析6.3 同步 时序逻辑电路的设计6.4 异步 时序逻辑电路的分析6.5 若干典型的时序逻辑集成电路6.6 用Verilog描述时序逻辑电路6.7 时序逻辑可编程逻辑器件教学基本要求2熟练掌握时序逻辑电路的分析方法1熟练
Click to edit Master title styleClick to edit Master text stylesSecond LevelThird LevelFourth LevelFifth LevelEE141? Digital Integrated Circuits2nbinational CircuitsDigital Integrated CircuitsA De
第六章 时序逻辑电路(1)同步时序逻辑电路:统一CLK控制(2)异步时序逻辑电路:不同CLK控制逻辑电路例1:例3:二计数器2同步计数器(3) 实际同步计数器芯片置零预置数保持保持(C=0)计数D0D1D2D3X011异步十进制计数器 R01·R02=0 S91·S92=0 ↓ --- R01·R02=0 S91·S92=0 --- ↓ R0
违法有害信息,请在下方选择原因提交举报