相关文档

• 数字电路第六章五.ppt

  Digital Logic Design and Application (数字逻辑设计及应用)Y0Y73ZYX6Digital Logic Design and Application (数字逻辑设计及应用)EII7I0Y2片间优先级的编码 —— 利用第9片74x148 每片的GS端接到第9片的输入端 第9片的输出作为高3位（RA5RA3）11VCCYZ1ZABC0 2

• 数字电路第五章.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版

• 数字电路第六章四.ppt

  #

• 数字电路课件第六章.ppt

  单击此处编辑母版标题样式abcd单击此处编辑母版文本样式abvd第二级第三级第四级第五级6 . 时序逻辑电路的分析与设计6.1 时序逻辑电路的基本概念6.2 同步 时序逻辑电路的分析6.3 同步 时序逻辑电路的设计6.4 异步 时序逻辑电路的分析6.5 若干典型的时序逻辑集成电路6.6 用Verilog描述时序逻辑电路6.7 时序逻辑可编程逻辑器件教学基本要求2熟练掌握时序逻辑电路的分析方法1熟练

• 数字集成电路第六章.ppt

  Click to edit Master title styleClick to edit Master text stylesSecond LevelThird LevelFourth LevelFifth LevelEE141? Digital Integrated Circuits2nbinational CircuitsDigital Integrated CircuitsA De

• 数字模拟电路第六章.ppt

  第六章 时序逻辑电路（1）同步时序逻辑电路：统一CLK控制（2）异步时序逻辑电路：不同CLK控制逻辑电路例1：例3：二计数器2同步计数器(3) 实际同步计数器芯片置零预置数保持保持（C=0）计数D0D1D2D3X011异步十进制计数器 R01·R02=0 S91·S92=0 ↓ --- R01·R02=0 S91·S92=0 --- ↓ R0

• 第六章数字电路基础.ppt

  010101010101010101010101010101欢迎来到数字世界>1000门／片或 > 10万元件／片脉冲周期TUoAVDA2. 晶体管当Ui > C例2三极管组成电路如图已知β100 RB1= 500kΩ RB2= 50kΩ RC= 5kΩ试求开关S合向abc时三极管所处的状态（UBE0）cUI=0 相当于接地当Ui > UT 数制 数制转换 十进制代码1（1010

• 数字电路课件第五章.ppt

  单击此处编辑母版标题样式abcd单击此处编辑母版文本样式abvd第二级第三级第四级第五级5 锁存器和触发器5.1 双稳态存储单元电路5.2 锁存器5.3 触发器的电路结构和工作原理5.4 触发器的逻辑功能教学基本要求1掌握锁存器触发器的电路结构和工作原理2熟练掌握SR触发器JK触发器D触发器及T 触发器的逻辑功能3正确理解锁存器触发器的动态特性1时序逻辑电路与锁存器触发器： 时序逻辑电路:

• 数字集成电路第五章.ppt

  ? Digital Integrated Circuits2ndClick to edit Master title styleClick to edit Master text stylesSecond LevelThird LevelFourth LevelFifth LevelInverterDigital Integrated CircuitsA Design PerspectiveThe

• 第五章电子电路知识（数字）.ppt

  模拟信号t数字表盘的读数2. 数制 若在数字电路中采用十进制必须要有十个电路状态与十个记数码相对应这样将在技术上带来许多困难而且很不经济优缺点1.与逻辑运算和与门A(1) 电路0 1 0F00015EF0011AFFA与或非是三种基本的逻辑关系任何其它的逻辑关系都可以以它们为基础表示(1)逻辑式F11三极管非门24=1C1010? 0=0 ? 1=1 ? 0=0二 集成逻辑