多功能数字钟设计一实验目的1. 掌握可编程逻辑器件的应用开发技术——设计输入编译仿真和器件编程2. 熟悉一种EDA软件使用3. 掌握Verilog设计方法4. 掌握分模块分层次的设计方法5. 用Verilog完成一个多功能数字钟设计二实验任务1. 已知条件MAXPlus II软件FPGA实验开发装置(该装置可以提供3路时钟信号和译码显示电路)基本功能具有秒分时计时功能小时按24小时制计时具有
源程序与仿真T24library ieeeuse _logic_use _logic_entityt24 is port(clkrst:in std_logic co:out std_logic qhql :out std_logic_vector(3 downto 0))endt24architecture behave oft24 issignal tmpltmph
数字钟实验代码电信0902 张超 u200913639module counter24( input wirecpinput wirencrinput wireen outputreg [3:0thoutputreg [3:0tl) always (posedge cp or negedge ncr)begin if (ncr)beginttl}
南 京 理 工 大 学EDA实验(2)—— 多功能数字钟设计报告姓 名:学 号:院 系:班 级:指导老师:时 间:2007年4月19日目 录摘要关键词……………………………………………………………………………3一设计内容与设计要求…………………………………………………4二整体设计方案……………………………………………………………
数字钟设计实验报告专业:工程技术系班级:电信0901班:XX:XXXXXX数字钟的设计目录一前言 ……………………………………………………………………………… 3二设计目的………………………………………………………………………… 3三设计任务 ………………………………………………………………………… 3四设计方案………………………………………………………………………… 3五数字钟电路
数字钟实验报告65090625 刘静设计要求:设计一个数字时钟要求 :A 具有时分秒时显示功能以二十四小时制循环计时B 校时功能:可调节小时分钟C 整点报时的功能设计方案:计时:把时钟进行分频使其周期为一秒然后用它做为时钟进行计数秒的个位进十位秒的十位进分钟的个位分钟的个位进分钟的十位分钟的十位在变成0的时候(即进位的时候做为一个时钟)再进行计数做一个24进制的计数器来计小时从而达到循环的目的调时
#
#
华大计科学院数字逻辑课程设计说明书题目: 多功能数字钟 专业: 计算机科学与技术 班级: 网络工程1班
课程设计(大作业)任务书姓 名: 院(系):专 业: 学 号:任务起止日期:2010 12 31-----2011 1 7课程设计题目:TTL数字钟的设计和Proteus仿真课程设计要求:设计内容和要求用TTL芯片设计一个数字钟以一昼夜24小时为一个计数周期准确计时具有时分数字显示并具有调时功能要求电路尽量简化并选用同类型的器件在P
违法有害信息,请在下方选择原因提交举报