相关文档

• 基于VHDL语言的HDB3码编解码器设计.doc

  #

• 3--用VHDL语言设计HDB3编码器.doc

  #

• 基于FPGA的HDB3码的编译码器与译码器设计（软件设计）.doc

  昆 明 学 院 2013 届毕业论文(设计)论文(设计)题目 基于FPGA的HDB3码的编码器 与译码器设计(软件设计) 子课题题目 姓 名 周艳 学 号 201004090147 所属院系 自动

• 基于-语言的卷积码编解码器的设计-VHDL.pdf

  《现代电子技术》2005

• VHDL的代码（编码器设计）.docx

  #

• 基于VHDL语言38译码器.docx

  3-8译码器的设计1 设计目的与要求 随着社会的进一步发展我们的生活各个地方都需要计算机的参与有了计算机我们的生活有了很大的便利很多事情都不需要我们人为的参与了只需要通过计算机就可以实现自动控制由此计算机对我们的社会对我们每个人都是很重要的所以我们要了解计算机得组成内部各种硬件只有了解了计算机基本器件已经相应的软件才能促进社会的发展编码器和译码器的设计是计算机的一些很基础的知识通过

• HDB3编码与解码.doc

  计算机仿真设计 HDB3编码 系 部： 电气与信息工程系 学生： 陆诗林 指导教师： 张松华 专 业： 电子信息工程 班 级： 电子0901班 完成时间： 2012-5-16 设计内容与设计目的设计内容：利用Matlab进行HDB3码的编译码元数为1000每个码元的抽样点数为8二进制序列为01等概率出现码元

• 数字密码器的设计VHDL语言.doc

  #

• hdb3编码.doc

  目录一设计目的…………………………………2二设计原理…………………………………2三设计步骤 …………………………………3四结果分析 …………………………………6五体会………………………………………7六参考文献…………………………………7一　设计内容与设计目的 设计内容：利用Matlab进行HDB3码的编译码元数为1000每个码元的抽样点数为8二进制序列为01等概率出现码元持续时间为1s接收滤

• 基于CPLD的扰码解扰码器设计.doc

  基于CPLD的扰码解扰码器设计华南师范大学 通信工程 梁奔山本文从光纤传输系统的线路码型出发介绍了扰码解扰码器的原理m序列产生原理着重介绍了基于CPLD的扰码解扰码器设计方案给出了仿真波形和源程序关键字：扰码 解扰码CPLD m序列在数字通信中当数据信息连0码或者连1码过长将会影响接受端位定时信息的恢复质量造成抽样判决时刻发生变化对系统的误码率产生影响甚至有可能接受全错的信息采用有冗