《数字电路的逻辑分析与设计》彭建朝
练习题(3)参考答案1.(5.2)见答图3.1 答图3.1 答图3.22.(5.4)见答图3.2 3.(5.7)见答图3.3答图3.34.(5.13)见答图3.4 答图3.45.(5.16)(1)Q1n1= ?Q1n(CP下降沿触发)(2)Q2n1= 0 (3)Q3n1= ?Q3n(CP上升沿触发)(4)Q4n1= 0
5.1.1 双稳态触发器的性质1.两个互补的输出Q和Q端2.两个稳态:0稳态(Q=0Q=1)和1稳态(Q=1Q=0)3.在外部输入信号的作用下从一种稳态翻转到另一个稳态一次翻转Q S0QQ1Qn0010清0111RS=101S01Q R 31Q0S10× Qn(约束)不定状态01101×1Q 21CP0Qn10Qn0 D=05.2.3 钟控J-K触发器 2R封锁34门的输入 1保持不变 10
(4)最后一步进行实物安装调试这是最终验证设计是否正确的手段电路电路ABC为1表示赞成为0表示反对第一步:列出真值表ABC为1表示赞成为0表示反对0011A110重要01我们选用与非逻辑来实现110F=ABACF有条件的话可以进行下一步
若干典型的时序逻辑集成电路 时序逻辑电路的基本概念输出方程: Of1(IS) 异步:状态转换真值表1A1101 0111001 0 000 时序逻辑电路的四种描述方式是可以相互转换的0 分析同步时序逻辑电路的一般步骤3.列出状态转换表或画出状态图和波形图(2) 根据电路列出三个方程组1 1 0A=00 1 01 1A=1J2=K2=X ? Q1 FF2状态转换表1 0 10
EDA(Electronic Design Automation) 电子设计自动化 EDA技术是以微电子技术为物理层面现代电子设计技术为灵魂计算机软件技术为手段最终形成集成电子系统或专用集成电路ASIC为目的一门新兴技术20世纪90年代电子系统设计自动化(EDA)阶段掩膜 硬件描述语言(HDL) Verilog-HDL是在1983年由GDA(Gateway Design
数字电路与逻辑设计作业1将下列十六进制数化为等值的十进制数和等值的二进制数(1)()16(2)()16解:(1)()16=()10 ()16=()2(2)()16=()10 ()16=()22试证明下列关系成立:(1)证:(2)若X1X2=1则有证:∵X1X2=1∴(3)若X1X2=0则有证:∵X1X2=0∴3用代数法化简: 解:4电路如下图所示已知门电路G1G2的参数为:VOH=3VVO
S (3) 开关S的接通或断开动作瞬间完成O(c) 理想二极管开关特性vIvIVRvDt2iDts图3-1-4 二极管瞬态开关特性VFtrrt 图3-1-5中当vI>VREF1时二极管导通vO≈vI当vI<VREF1时二极管截止vO=VREF1这样就将输入波形中瞬时电位低于VREF1的部分抑制掉而将高于VREF1的部分波形传送到输出端实现了下限限幅的功能-- 串联双向限幅器(假设VREF1
#
#
违法有害信息,请在下方选择原因提交举报