相关文档

• 超大规模集成电路技术基础5-6.ppt

  黄君凯 教授52 干法刻蚀（等离子体辅助刻蚀）521等离子体原理等离子体：一种部分或全部离子化的气体，其中含有等量正负性电荷， 以及不同数量的未离化分子。有效离化率：等离子体中的电子密度与分子密度之比。522 等离子体辅助刻蚀机制（1）刻蚀步骤（五个基本步骤）生成刻蚀微粒扩散至反应表面吸附 物理或化学反应可挥发化合物排出 图5-4干法刻蚀机制黄君凯 教授（2）刻蚀方式溅射刻蚀（物理刻蚀）：接受等离

• 超大规模集成电路技术基础6-7(完).ppt

  黄君凯 教授62非本征扩散本征扩散 在扩散温度下，掺杂浓度n(T)（掺入物质浓度与衬底浓度叠加）小于本征载流子浓度时，半导体依然属于本征型，扩散为本征扩 散。 P型和N型杂质相继扩散或同时扩散可线性叠加并独立处理。 扩散系数与掺杂浓度无关。非本征扩散 在扩散温度下，掺杂浓度n(T)（掺入物质浓度与衬底浓度叠加）超过本征载流子浓度时，半导体变成了非本征型，扩散为非本征扩散。 P型和N型杂质相继扩散或

• 超大规模集成电路技术基础8.ppt

  黄君凯 教授83电介质淀积 电介质CVD淀积工艺和装置（1）常压化学气相淀积：APCVD装置（热能） ：与热氧化炉相同（2）低压化学气相淀积：LPCVD 装置（热能）：图8-10 LPCVD反应器（3）等离子增强化学气相淀积：PECVD 装置（热能和等离子能）:图8-11PECVD反应器黄君凯 教授黄君凯 教授831二氧化硅（ CVD） 不掺杂二氧化硅：绝缘膜、掩模膜、加厚场氧化膜 掺杂二氧化硅：

• 超大规模集成电路技术基础9.ppt

  第 9 章工艺集成IC制造工艺流程 原始材料：抛光晶片 薄膜成型：外延膜、电介质膜、多晶硅膜、金属膜，氧化膜 掺杂与光刻：扩散、注入、各种光刻 刻蚀：湿法与干法 IC芯片：图形转换到晶片IC芯片与集成度 小规模集成电路SSI：元件数个 中规模集成电路MSI：元件数个黄君凯 教授图9-1IC制造流程 大规模集成电路LSI：元件数 个 超大规模集成电路VLSI：元件数个 特大规模集成电路ULSI：元件

• 超大规模集成电路技术基础4-5修改.ppt

  42下一代光刻方法421电子束光刻：生产光学掩模（1）装置黄君凯 教授图4-14 电子束光刻机电子束波长：电子束束流（2）特征优势: 无需掩模在晶片上直接形成图像 精密化自动控制操控 良好的焦深长度 生成亚微米抗蚀剂图形劣势： 生产效率较低 ()【结论】 采用符合加工器件最小尺寸的最大束径黄君凯 教授（3）电子束光刻扫描方式：光栅扫描和矢量扫描黄君凯 教授图4-15扫描方式束流关闭（4）电子束外形

• 超大规模集成电路技术基础10-11.ppt

  102 封装封装：把 IC 芯片和电子系统连接起来的整套技术和工艺封装层次：1 级 ~ 5 级黄君凯 教授图10-6封装图10-7封装层次印制电路板组件与系统之间连接板与板连接多芯片组装芯片与板连接芯片封装系统之间连接1021芯片分离（1）通用方法 芯片固定于硬台面金刚石划线器划片芯片倒置于柔韧垫滚筒压裂（2）现代方法 芯片固定于粘性聚脂膜金刚石锯划/锯片分离芯片 1022 封装类型（1）常规封装

• 超大规模集成电路技术基础9-2.ppt

  921基本制造过程（1）隔离方法 横向隔离：氧化物墙 纵向隔离： 结（2）晶体管制造工艺埋层工艺（减少集电极串联电阻） 预淀积：低能砷离子注入 主扩散：高温扩散形成层N 型外延层 模拟电路：厚（）外延层和低 掺杂浓度以适应高电压 数字电路：薄（）外延层和高 掺杂浓度以适应低电压黄君凯 教授图9-8双极晶体管工艺（Ⅰ）横向隔离 沟道隔断：硼离子注入形成场层下的隔断区，以防表面反型。 局部硅氧化隔离（

• 超大规模集成电路技术基础_7-8_.ppt

  722退火（1）基本概念退火 将半导体材料置于高温下一段时间，利用热能，一方面可使材料内的原子进行晶格位置重排以降低材料中缺陷，另一方面激活注入粒子或载流子以恢复迁移率等材料的电学参数。退火技术 常规退火：将退火材料置于热炉管内，通过长时间高温退火来消除材料损伤和激活电参数。 快速热退火（RTA）：使用各种能源并在极短时间内可完成的退火工艺。黄君凯 教授退火温度 Ts 在常规退火的热炉管中退火

• 超大规模集成电路技术基础_3-2_.ppt

  黄君凯 教授32 氧化过程中杂质再分布321影响的因素 （1）杂质在 界面附近的分凝系数（2）杂质在氧化硅中的扩散系数：快扩散与慢扩散（3）氧化过程中 界面的推进速率黄君凯 教授322 再分布过程: 在硅衬底深处的杂质平衡浓度 ;: 在附近的杂质平衡浓度[ 结论 ]硅中的杂质再分布影响着工艺和性能（界面陷阱特性、阈值电压、接触电阻等）图3-10 热氧化引起的杂质再分布过程氧化物吸收杂质氧化物吸收杂

• 超大规模集成电路技术基础9-10.ppt

  NMOS和PMOS的阈值电压： 和【分析】 注入硼离子，增加了NMOS 的衬底 掺杂浓度，故增大了 ，并减少了 PMOS 的掺杂浓度，故减小了。 增加栅氧化层厚度，可同时增大和，从而场氧化层比栅氧化层 的大得多，因此栅下比场下更 易形成反型沟道。黄君凯 教授图9-26阈值电压与衬底掺杂和栅氧厚度关系（ 多晶硅栅）933CMOS技术（1） CMOS反相器CMOS 的基本结构黄君凯 教授图9-25CM