单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第9章 VHDL数字设计与优化主要内容9.1 流水线设计技术9.2 资源共享9.3 字符液晶显示控制9.4 VGA图像显示控制器设计9.5 FIFO缓存器设计9.6 异步串行接口(UART)设计9.1 流水线设计技术 流水线设计是经常用于提高所设计系统运行速度的一种有效的方法为了保障数据的快速传输必须使系统运行
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第4章 VHDL设计初步 主要内容4.1 VHDL简介4.2 VHDL组合电路设计 4.2.1 用VHDL设计基本组合电路 4.2.2 用VHDL设计加法器4.3 VHDL时序电路设计 4.3.1 用VHDL设计D触发器 4.3.2 用VHDL设计计数器4.4 Synplify Pro
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第7章 VHDL设计进阶7.1 行为描述7.2 数据流描述7.3 结构描述7.4 三态逻辑设计7.5 RAM存储器设计7.6 分频器设计7.7 数字跑表7.8 音乐演奏电路主要内容VHDL允许设计者用三种方式来对逻辑电路描述和建模 行为(Behavioural)描述数据流(Data Flow)描述或寄存器传输级
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第5章 VHDL结构与要素5.1 实体5.2 结构体5.3 VHDL库和程序包5.4 配置5.5 子程序5.6 VHDL文字规则5.7 数据对象5.8 VHDL数据类型5.9 VHDL运算符 主要内容5.1 实 体 实体主要用于描述模块的输入输出端口其定义格式如下:ENTITY 实体名 IS
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第 6 章 VHDL基本语句 6.1 顺序语句 6.1.1 赋值语句 信号赋值语句变量赋值语句6.1.2 IF语句 6.1.3 CASE语句 单个普通数值如6数值选择范围如(2 TO 4) 并列数值如3?5混合方式以上三种方式的混合 KX康芯科技【例】 LIBRARY IEEE USE IEEE.STD_LO
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第10章 VHDL数字电路的仿真10.1 VHDL仿真概述仿真(Simulation)也称为模拟是对所设计电
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第12章 VHDL通信与接口设计实例12.1 M序列产生器12.2 Gold码12.3 FSK解调12.4 数字过零检测法和等精度频率测量12.5 I2C总线接口设计内容第12章 VHDL通信与接口设计实例12.1 m序列产生器m序列的原理与性质n级线性反馈移位寄存器模型n为5反馈系数Ci(45)8的m序列发
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级数字电路与系统设计张顺兴 主编 东南大学出版社目 录第1章 数制与码制第2章 逻辑代数基础第4章 组合逻辑电路第5章 触发器第6章 时序逻辑电路第9章 半导体存储器第10章 可编程逻辑器件第11章硬件描述语言(VHDL)第12章 数字系统设计基础电子电路器件图片引脚分配演示试验 返回封面第1章
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第11章 DSP Builder设计初步11.1 DSP Builder设计流程概述1.在MATLABSimu
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第2章 FPGACPLD器件2.1 PLD器件概述2.2 PLD的基本原理与结构2.3 低密度PLD的原理与结构2.4 CPLD的原理与结构2.5 FPGA的原理与结构2.6 FPGACPLD的编程元件2.7 边界扫描测试技术2.8 FPGACPLD的编程与配置2.9 FPGACPLD器件概述2.10 F
违法有害信息,请在下方选择原因提交举报