相关文档

• verilog实现8路数据选择器.doc

  《串行数据检测器》实验报告一实验目的及要求1.掌握用always语句实现组合逻辑电路2.学习测试模块中随机数的产生和应用3.每路输入数据与输出数据均为4位2进制数当选择开关（至少3位）或输入数据发生变化时输出数据也相应地变化二实验设备（环境）及要求1.实验设备：PC机一台2.环境要求：安装Modelsim仿真软件以及Synplify Pro综合工具三实验内容与步骤1.根据实验要求编写源代码mux_

• verilog语言编写八选一数据选择器.docx

  八选一选择器实验目的编写一个八选一的选择器并在verilog软件上进行仿真代码源代码（1）用数据流描述的八选一多路选择器模块采用了逻辑方程module mux8_to_1(outi0i1i2i3i4i5i6i7s2s1s0)output outinput i0i1i2i3i4i5i6i7input s2s1s0assign out=s2(s1(s0i7:i6):(s0i5:i4)):(s1(s0i

• 实验四-数据选择器和数据分配器.doc

  实验四 数据选择器和数据分配器一实验目的掌握数据选择器和数据分配器的工作原理和特点熟悉数据选择器数据分配器的管脚排列和逻辑功能熟悉数据选择器分配器的扩展方法 二预习要求复习有关数据选择器和数据分配器的章节按实验内容的要求做好实验预习报告画好实验线路图和记录表格三实验设备与器件TDN-DS数字逻辑电路数字系统设计教学实验系统74LS151和74LS138各一片数字万用表连接导线若干四实验的原理数据选

• 数据选择器.doc

  这是数据选择器的逻辑电路图B0和B1为控制端D0-D3为数据输入端EN的非为使能端使能端为低电平有效5678为与门与门的输出端作为或门的输入端因此使能端的作用就是当输入0的时候先反相为1此时电路工作否则不工作而控制端当输入00的时候我们看逻辑表达式只有D0相连的与门工作同样输入01时D1工作输入10时D2工作输入11时D3工作也就是说当控制端输入00的时候D0的数据输出这就相当于一个多路选择器数据

• 实验一4选1数据选择器.doc

  实验一 4选1数据选择器 一实验目的Created with an evaluation copy of Aspose.Words. To discover the full versions of our APIs please visit: :products.asposewords学习EDA软件的基本操作学习使用原理图进行设计输入初步掌握软件输

• 数据选择器_数据分配器.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级数据选择器数据选择器的功能：在多个通道中选择其中的某一路或者多个信息中选择其中的某一个信息传送或加以处理涉及到：怎么选择到其中的某一路把这一路信号传出编码器：输入为一个事件的某种状态输出是对他的二进制编码译码器：输入一个二进制码输出对应的原意信号为有效数据选择器：输入多个通道信号在另一个输入称为地址的控制下将该地址指向的通道信

• 深大数字电路实验报告2--数据选择器.doc

  #

• 实验一-数据选择器设计.doc

  #

• 实验三 译码器和数据选择器.doc

  实验三 译码器和数据选择器一 实验目的1． 熟悉中规模集成译码器电路的原理及功能2． 掌握中规模集成译码器的使用方法及功能测试方法3． 了解集成译码器的应用二实验预习要求1． 复习译码器电路工作原理2． 预习中规模集成电路译码器74LS138的逻辑功能及使用方法3． 仔细阅读实验原理与实验内容设计相应的电路和数据表格三实验原理译码器是一个多输入多输出的组合逻辑电路其功能是将每个输入的二进制代

• 数据选择器-译码器.doc

  用when-else语句编写4选1的数据选择器library ieeeuse _logic_entity mux4a isport(abcd:in std_logic s:in std_logic_vector(1 downto 0) y:out std_logic)end entityarchitecture fl of mux4a isbegin