相关文档

• 全加器实验报告.doc

  数电实验报告二组合逻辑电路（半加器全加器及逻辑运算）实验目的掌握组合逻辑电路的功能测试验证半加器和全加器的逻辑功能学会二进制数的运算规律实验元器件数电实验箱集成芯片（74LS0074LS1074LS5474LS86）导线实验内容组合逻辑功能路功能测试用两片74LS00组成图2-3所示的逻辑电路具体实验步骤：用两片74LS00按左图在实验箱上连接好电路图中ABC分别接电开关Y1Y2接发光二极管并观察

• 4位全加器实验报告.doc

  四位全加器11微电子 黄跃 1117426021【实验目的】 采用modelsim集成开发环境利用verilog硬件描述语言中行为描述模式结构描述模式或数据流描述模式设计四位进位加法器【实验内容】加法器是数字系统中的基本逻辑器件多位加法器的构成有两种方式：并行进位和串行进位方式并行进位加法器设有并行进位产生逻辑运算速度快串行进位方式是将全加器级联构成多位加法器通常并行加法器比串行级联加法器占用更多

• EDA实验报告1_8位全加器.doc

  EDA技术与应用实验报告专业年级电子信息工程实验题目八位全加器设计实验目的熟悉QuartuaⅡ的文本和原理图输入方法设计简单组合电路通过8位全加器的设计掌握层次化设计的方法学会对实验板上的FPGACPLD开发系统硬件电路的编程下载及测试实验原理由文本输入利用元件例化语句或者原理图输入封装元件的方式层次化设计1位全加器用原理图输入方法由1位全加器通过低位进位输出cout与高位进位输入c

• 计算机实验报告---一位全加器.doc

  #

• 数电加法器实验报告.doc

  #

• 八位全加器原理图设计实验报告.doc

  南通大学计算机科学与技术学院课程实验报告课程名称：计算机组成原理年级：2012级上机日期：11月6日：：班级：信管122实验名称：八位全加器设计教师：陈 越成绩：一目的及要求熟悉利用Quartus II的原理图输入法设计简单组合电路掌握层次化设计的方法掌握用原理图进行设计的整体流程二实验平台Quartus II三电路原理图左图为一位补码运算的二进制加法减法器逻辑结构图右图为a封装后的一位全

• 2实验3半加器-全加器.doc

  #

• 数字逻辑实验报告：加法器.doc

  #

• 实验二：半加_半减器全加_全减器.docx

  实验二：半加半减器全加全减器 09020904 同组人员 实验目的：掌握74LS00与74LS86器件的逻辑功能了解算术电路的结构实验设备：数字电路试验箱74LS0074LS86及基本门电路实验原理：半加器原理两个二进制数相加叫做半加实现半加操作的电

• eda实验报告（全加器-四选一数据选择器-交通灯）.doc

  浙师大数理与信息工程学院 学 生 实 验 报 告 实验 一 简单组合逻辑电路设计 1实验目的 熟悉软件使用了解CPLD设计的过程用画逻辑图和直接使用VHDL语言的两种方法进行逻辑设计实验内容用开关K7K8作为输入设置从输出指示LED观察OUT21222324等的变化实验条件 EDA实验箱QUARTUS2软件实