相关文档

• 基于VHDL的8位除法器的实现.doc

  基于VHDL的8位除法器的实现The Design of 8 Division With VHDL摘要：介绍了利用VHDL实现八位除法采用层次化设计给出了实现除法的子模块程序使用Altera的MAXPLUSII10.2开发软件进行功能仿真并给出仿真波形关键词：二进制除法 VHDL MAXPLUS2 Abstract: The design of division(88) by

• 8位硬件加法器的VHDL设计.doc

  #

• 四位全加器的VHDL与VerilogHDL实现.doc

  四位全加器的VHDLVerilogHDL实现加法器的分类（一）半加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器或：只考虑两个一位二进制数的相加而不考虑来自低位进位数的运算电路称为半加器图1为半加器的方框图图2为半加器原理图其中：AB分别为被加数与加数作为电路的输入端S为两数相加产生的本位和它和两数相加产生的向高位的进位C一起作为电路的输出根据二进制数相加的原则得到半加器的真值表

• 基于VHDL的智能抢答器.doc

  用VHDL语言设计智能抢答器鉴别和计时模块 摘要 伴随着集成电路(IC)技术的发展EDA技术已经成为现代电子设计的发展趋势并在各大企事业单位和科研教学部门广泛使用VHDL是一种全方位的硬件描述语言几乎覆盖了以往各种硬件描述语言的功能整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成本文阐述了EDA的

• 基于VHDL的四路抢答器.doc

  《EDA技术综合设计 》课程设计报告报 告 题 目： 基于VHDL的四路抢答器 所在系部： 电子工程系 所在专业： 所在班级： 作 者 姓 名 ： 指导教师：

• 基于VHDL的电子打铃器.doc

  本科毕业设计(论文)基于VHDL的电子打铃器周亚卓燕 山 大 学2013年 6月 本科毕业设计(论文)基于VHDL的电子打铃器学 院： 里 仁 学 院 专 业：电子科学与技术 学生 ： 周 亚 卓

• 基于VHDL语言的抢答器.docx

  VHDL抢答器的设计设计要求：1.抢答器同时供N名选手(此处假设4个)分别用4个按钮S0 S3表示2.设置一个系统开始复位开关S该开关由主持人控制(当主持人按下该开关后以前的状态复位并且开始计时抢答)3．抢答器具有锁存与显示功能即选手按动按钮锁存相应的编号并在LED数码管上显示同时扬声器发出报警声响提示选手抢答实行优先锁存优先抢答选手的编号一直保持到主持人将系统清除为止4. 抢答器具有定时抢

• 8点基于DIT的FFT的实现.doc

  目 录TOC o 1-2 u 摘要 PAGEREF _Toc15564 I1 FFT原理与实现 PAGEREF _Toc23255 11.1引言 PAGEREF _Toc2978 11.2 DFT计算公式 PAGEREF _Toc16235 11.3旋转因子WN的特性 PAGEREF _Toc23747 11.4调用8点计算16点 PAGEREF _Toc

• 基于VHDL的FIR数字滤波器.docx

  本报告分两部分：1 由matlab计算FIR数字滤波器的滤波系数2 用VHDL语言设计逻辑电路再通过QUARTUS II 软件将各个模块的电路封装成期间在顶层设计中通过连线完成整个系统所有源程序在本文档同一文件夹下的fir文件中FIR数字滤波器的系数计算这里通过MATLAB的Fdatool软件实现输入数据S(n)为9位输出y(n)为10位的低通滤波器数据：各个参数如下：Lilter Typer

• 基于VHDL的音乐播放器的设计.doc

  摘要在EDA开发工具Quartus II 平台上采用VHDL语言层次化和模块化的设计方法通过音符编码的设计思想预先定制乐曲实现动态显示乐曲演奏电路的设计并在此基础上基于同一原理使此电路同时具备了简易电子琴的功能使基于CPLDFPGA芯片的乐曲播放数字电路得到了更好的优化提高了设计的灵活性和可扩展性关键字：EDAQuartus IIVHDLCPLDFPGA乐曲演奏电路简易电子琴 :  PAGE