相关文档

• 十进制步进加减计数器.doc

  设计任务和设计要求：3.1任务：设计并制作一个两位十进制步进步进计数器要求从0到80步进计数3.2要求：A. 能从0到80步进计数要求计数准确 B .可加可减加到80时锁定减到0时也会锁定 C. 能手动复位include<reg52.h>include<intrins.h>define uint unsigned intdefine uchar uns

• 十六进制加减可逆计数器设计.doc

  实验五：十六进制加减可逆计数器设计实验目的练习时序逻辑电路的Verilog实现实验要求实现一个具有加减可逆计数功能的十六进制计数器用一位控制信号控制加减两种计数模式程序module jsq(dclkclrloadqdqout)input clkclrloadqdinput [3:0] doutput [3:0] qoutreg [3:0]tassign qouttalways(pose

• 同步二进制加法计数器.doc

  #

• 加减可控的二进制计数器Verilog_HDL.doc

  module plus_minus_counter(clkrqcout1cout2plusminus)加减可控的二进制计数器input clkrplusminusplus做加法minus做减法output [3:0]qoutput cout1cout2cout1为进位输出cout2为借位输出reg [3:0]qreg cout1cout2always (posedge clk)beginif (r

• 集成十进制同步计数器.ppt

  VCC CO Q0 Q1 Q2 Q3 CTT LD一利用同步清零或置数端获得 N 进制计数= 1011D0 D1 D2 D3Q0 Q1 Q2 Q31074161(1)74161(0)CP Q0 Q1 Q2 Q3CP1CPCP1N1= 10CTTCTT1COCOCO0用集成十进制计数器扩展容量后终值 SN (或SN–1 )的代码由个位十位百位的十进制

• 设计同步二进制加法计数器.doc

  设计同步二进制加法计数器 陈道会 0904013007 计本3题目：设计同步二进制加法计数器关键字：J-K触发器 CP脉冲计数器电路图波形图相应的逻辑功能引言: 计数器是最常用而又典型的时序逻辑电路其分析方法即为一般时序逻辑电路的分析方法常用计数器有多种类型那么如何用j-k触发器来设计一个同步二进制加法计数器呢摘要：二进制计数器异步

• 4位二进制加减可控计数器.doc

  4位二进制加减可控计数器：LIBRARY IEEEUSE _LOGIC_USE _LOGIC_ENTITYT10 IS PORT (CLKRSTENMODE : IN STD_LOGIC CQ : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)COUT : OUT STD_LOGIC )ENDT10ARCHITECTU

• 用同步十进制加法记数器构成的一个六进制记数器.doc

  如何改进六进制记数器设计的方法 ---私立华联学院电子信息工程系 龙 志摘要：本文主要通过对同步十进制加法计数器74LS160实现六进制计数器的的常规设计分析进而研究并实现对六进制计数器的改进设计本设计主要是对74LS160的异步复位端进行分析设计使用74LS160能克服触发器的工作速度的差异情况以及竞争冒险现象实现了使异步复位信号能够持续足够长的时间从而使74LS1

• 汇编语言实现十进制加减计算器.doc

  学 号： 0120810340816课 程 设 计题 目十进制数加减计算器学 院计算机科学与技术专 业计算机科学与技术班 级计算机0808班姓 名何爽指导教师袁小玲2010年12月31日课程设计任务书学生： 何爽 专业班级： 计算机0808班 指导教师： 袁小玲 工作单位：计算机科学与技术学院 题 目:

• 4位同步二进制加法计数器.doc

  4位同步二进制加法计数器一实验目的1熟悉在EDA平台上进行数字电路集成设计的整个流程2掌握MaxPlusⅡ软件环境下简单的图形VHDL文本等输入设计方法3熟悉VHDL设计实体的基本结构语言要素设计流程等4掌握利用MaxPlusⅡ的波形仿真工具验证设计的过程5学习使用JTAG接口下载逻辑电路到可编程芯片并能调试到芯片正常工作为止二实验设备１．软件操作系统：Windows 2000EDA软件：MAXp