相关文档

• 加减可控的二进制计数器Verilog_HDL.doc

  module plus_minus_counter(clkrqcout1cout2plusminus)加减可控的二进制计数器input clkrplusminusplus做加法minus做减法output [3:0]qoutput cout1cout2cout1为进位输出cout2为借位输出reg [3:0]qreg cout1cout2always (posedge clk)beginif (r

• 4位二进制加减可控计数器.doc

  4位二进制加减可控计数器：LIBRARY IEEEUSE _LOGIC_USE _LOGIC_ENTITYT10 IS PORT (CLKRSTENMODE : IN STD_LOGIC CQ : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)COUT : OUT STD_LOGIC )ENDT10ARCHITECTU

• 十六进制加减可逆计数器设计.doc

  实验五：十六进制加减可逆计数器设计实验目的练习时序逻辑电路的Verilog实现实验要求实现一个具有加减可逆计数功能的十六进制计数器用一位控制信号控制加减两种计数模式程序module jsq(dclkclrloadqdqout)input clkclrloadqdinput [3:0] doutput [3:0] qoutreg [3:0]tassign qouttalways(pose

• 十进制步进加减计数器.doc

  设计任务和设计要求：3.1任务：设计并制作一个两位十进制步进步进计数器要求从0到80步进计数3.2要求：A. 能从0到80步进计数要求计数准确 B .可加可减加到80时锁定减到0时也会锁定 C. 能手动复位include<reg52.h>include<intrins.h>define uint unsigned intdefine uchar uns

• 基础强化训练--十进制加减可逆计数器的设计.doc

  课程设计任务书学生： 专业班级： 指导教师： 工作单位： 题 目: 十进制加减可逆计数器设计初始条件：电脑一台Proteus软件数模电相关基础要求完成的主要任务: (包括课程设计工作量及其技术要求以及说明书撰写等具体要求)技术要求：设计M125或给定值的十进制加减可逆计数

• 同步二进制加法计数器.doc

  #

• 同步二进制可逆计数器（74LS191）.ppt

  同步二进制可逆计数器（74LS191）1电路逻辑图2功能表74LS191与74LS161的功能表的区别3用置位法将74LS191接成N进制加法计数器的步骤(举例)演示同步练习14用置位法将74LS191接成N进制减法计数器的步骤(举例)演示同步练习2小结布置作业74LS191的逻辑电路图D3~D0:数据输入端Q3~Q0:数据输出端S:控制端M:加减控制端LD:预制端返回74LS191功能表返回7

• 设计同步二进制加法计数器.doc

  设计同步二进制加法计数器 陈道会 0904013007 计本3题目：设计同步二进制加法计数器关键字：J-K触发器 CP脉冲计数器电路图波形图相应的逻辑功能引言: 计数器是最常用而又典型的时序逻辑电路其分析方法即为一般时序逻辑电路的分析方法常用计数器有多种类型那么如何用j-k触发器来设计一个同步二进制加法计数器呢摘要：二进制计数器异步

• 三位二进制同步加法计数器的设计.doc

  1 三位二进制同步加法计数器的设计（000111）课程设计的目的： 1了解同步加法计数器工作原理和逻辑功能 2掌握计数器电路的分析设计方法及应用 3学会正确使用JK触发器设计的总体框图： CP3位二进制同步加法计数器C 输入计数脉冲 送给高位的进位信号图六进制加法器设计过程：1 状态图：00010101001111

• 二进制计数器.ppt

  #