相关文档

• 74573锁存器-----STC12c5a60s2---资料.docx

  74573引脚图 三态总线驱动输出 ·置数全并行存取 ·缓冲控制输入 ·使能输入有改善抗扰度的滞后作用 原理：74LS573 的八个锁存器都是透明的D 型锁存器当使能（G）为高时Q 输出将随数据（D）输入而变当使能为低时输出将锁存在已建立的数据电平上输出控制不影响锁存器的内部工作即老数据可以保持甚至当输出被关闭时新的数据也可以置入 这种电路可以驱动大电容或低阻抗负载可以直接与系统总线接口

• 74573资料.doc

  最佳答案74HC573和74LS373原理一样8数据锁存器主要用于数码管按键等等的控制 1. 真值表 参见74LS373的PDF的第2页： Dn LE OE On H H L H L H L L X L L Qo X X H Z 这个就是真值表表示这个芯片在输入和其它的情况下的输出情况 每个芯片的数据手册(datasheet)中都有真值表 布尔逻辑比较简单在

• 锁存器.docx

  #

• 锁存器.doc

  锁存器 00a827016a5da54e7bec2c87 锁存器锁存器(Latch)是一种对 脉冲电平敏感的存储单元 电路它们可以在特定输入脉冲电平作用下改变状态锁存就是把 信号暂存以维持某种电平状态锁存器的最主要作用是缓存其次完成高速的控制其与慢速的外设的不同步问题再其次是解决驱动的问题最后是解决一个 IO 口既能输出也能输入的问题目录 l 1简单锁存器描述： l 2累

• 74HC573锁存器.docx

  74HC573 编辑本段74HC573八进制 3 态非反转透明锁存器　　74HC573  o 查看图片 t _blank ?? 高性能硅门 CMOS 器件 　　SL74HC573 跟 LSAL573 的管脚一样器件的输入是和标准 CMOS 输出兼容 　　的加上拉电阻他们能和 LSALSTTL 输出兼容 　　当锁存使能端LE为高时这些器件的锁存对于数据是透明的（也就是说输出同 　　步

• SR锁存器.ppt

  52SR锁存器1或非门构成的SR锁存器2与非门构成的SR锁存器

• 触发器与锁存器.doc

  一锁存器锁存器（latch）---对脉冲电平敏感在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元数据存储的动作取决于输入时钟（或者使能）信号的电平值仅当锁存器处于使能状态时输出才会随着数据输入发生变化锁存器不同于触发器它不在锁存数据时输出端的信号随输入信号变化就像信号通过一个缓冲器一样一旦锁存信号起锁存作用则数据被锁住输入信号不起作用锁存器也称为透明锁存器指的是不锁存时输出对于输入是透明的

• 7-1_RS锁存器_chenyu.ppt

  Chapter 7 Sequential Logic Design Principles 时序逻辑设计原理(P521) Chapter 7Sequential Logic Design Principles第７章　　时序逻辑设计原理71 Bistable Elements 双稳态元件72 latches and Flip-Flops 锁存器与触发器73 Clocked Synchronous S

• 锁存器和触发器.ppt

  单击此处编辑母版标题样式abcd单击此处编辑母版文本样式abvd第二级第三级第四级第五级单击此处编辑母版标题样式abcd单击此处编辑母版文本样式abvd第二级第三级第四级第五级5 锁存器和触发器5.2 触发器的电路结构和工作原理5.3 触发器的逻辑功能5.1 双稳态电路结构和工作原理教学基本要求1触发器的电路结构和工作原理2熟练掌握SR触发器JK触发器D触发器及T 触发器的逻辑功能3正确理

• 74hc573锁存器作用.doc

  在LED和数码管显示方面要维持一个数据的显示往往要持续的快速的刷新尤其是在四段八位数码管等这些要选通的显示设备上在人类能够接受的刷新频率之内大概每三十毫秒就要刷新一次这就大大占用了处理器的处理时间消耗了处理器的处理能力还浪费了处理器的功耗??? 锁存器的使用可以大大的缓解处理器在这方面的压力当处理器把数据传输到锁存器并将其锁存后锁存器的输出引脚便会一直保持数据状态直到下一次锁存新的数据为止这样在数