相关文档

• 第五章电子电路知识（数字）.ppt

  模拟信号t数字表盘的读数2. 数制 若在数字电路中采用十进制必须要有十个电路状态与十个记数码相对应这样将在技术上带来许多困难而且很不经济优缺点1.与逻辑运算和与门A(1) 电路0 1 0F00015EF0011AFFA与或非是三种基本的逻辑关系任何其它的逻辑关系都可以以它们为基础表示(1)逻辑式F11三极管非门24=1C1010? 0=0 ? 1=1 ? 0=0二 集成逻辑

• 数字电路第五章.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版

• 数字电路第六章五.ppt

  Digital Logic Design and Application (数字逻辑设计及应用)Y0Y73ZYX6Digital Logic Design and Application (数字逻辑设计及应用)EII7I0Y2片间优先级的编码 —— 利用第9片74x148 每片的GS端接到第9片的输入端 第9片的输出作为高3位（RA5RA3）11VCCYZ1ZABC0 2

• 电子电路第五章.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第五章 集成运算放大器及其应用5.1 集成电路与集成运算放大器简介5.2 差动放大电路5.3 集成运算放大器内部电路简介5.4 集成运算放大器的主要参数5.5 理想集成运算放大器及符号5.6 反馈在集成运放中的应用5.7 频率特性的基本概念5.8 集成运放的线性应用5.9 集成运放的非线性应用5.10 正弦波发生器集成电路：将

• 数字电子技术第五章-时序逻辑电路.ppt

  1. 逻辑功能特点…ql2. 状态表卡诺图状态图和时序图y1y2电路中所有触发器没有共用一个 CP 时序电路的基本分析方法输出方程驱动方程1KCP110 1 0不能自启动：Y01111Q2 Q1 Q0 0110Q1nQ0n11000?0010111时序逻辑问题状态分配二进制编码的状态图0输出方程110CPFF0110?111?000设计 一个串行数据检测电路要求输入3 或 3 个以

• 第1章_数字电路基础知识_14348.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级本章小结 3.7 MSI组合逻辑电路的分析返回结束放映3.7.1 分析步骤3.7.2 分析举例41820221复习　　十六选一的数据选择器应有怎样的输入输出选择控制端　　如何用两片八选一数据选择器构成十六选一数据选择器　　如何利用八选一数据选择器实现三变量组合逻辑函数418202223.7 MSI组合逻辑电路的分析

• 第八章数字电路的基础知识.ppt

  第八章 数字电路的基础知识 数字电路的基础知识 基本逻辑关系 逻辑代数及运算规则 逻辑函数的表示法 逻辑函数的化简 数字电路的基础知识 数字信号和模拟信号电子电路中的信号模拟信号数字信号幅度随时间连续变化的信号例：正弦波信号锯齿波信号等幅度不随时间连续变化而是跳跃变化计算机中时间和幅度都不连续称为离散变量模拟信号tV(t)tV(t)数字信号高电平低电平上跳沿引言下跳沿模拟

• 数字电路课件第五章.ppt

  单击此处编辑母版标题样式abcd单击此处编辑母版文本样式abvd第二级第三级第四级第五级5 锁存器和触发器5.1 双稳态存储单元电路5.2 锁存器5.3 触发器的电路结构和工作原理5.4 触发器的逻辑功能教学基本要求1掌握锁存器触发器的电路结构和工作原理2熟练掌握SR触发器JK触发器D触发器及T 触发器的逻辑功能3正确理解锁存器触发器的动态特性1时序逻辑电路与锁存器触发器： 时序逻辑电路:

• 数字集成电路第五章.ppt

  ? Digital Integrated Circuits2ndClick to edit Master title styleClick to edit Master text stylesSecond LevelThird LevelFourth LevelFifth LevelInverterDigital Integrated CircuitsA Design PerspectiveThe

• 数字电子技术第五章.ppt

  — 特点：任意时刻的输出Q 不仅取决于该时刻的输入 而且还与电路原来的状态有关Q二 逻辑框图： 组合逻辑电路部分由逻辑门构成 存储电路部分由触发器构成1. 寄存器：并行输入并行输出如上图多位数据可同时输入同时输出存取速度快 ①结构：Qn接D1见图P268 ②最长计数长度等于触发器个数的2倍 ③缺点不能自启动可利用负反馈改进 Q1 0 1 0注 3. 任意进制计数器的构成方法