#
VHDL语言的基本
数字集成电路设计结课总结 电科11级3班 :卢文东
#
VHDL设计总结1、顺序语句 信号和变量赋值语句 if 语句 case语句循环语句(loop) wait 语句 子程序调用语句 return, Null,exit,next等2、 并行语句 信号赋值语句 条件信号赋值语句 选择信号赋值语句生成语句进程语句 块语句 元件例化语句 过程调用语句library ieee;use _logic_ ;entity ex1 isport (din: in st
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级VHDL设计应用实例VHDL设计应用实例1 8位加法器的设计2 8位乘法器的设计3 序列检测器的设计4 正负脉宽数控调制信号发生器的设计5 数字频率计的设计6 秒表的设计7 MCS–51单片机与FPGACPLD总线接口逻辑设计8 交通灯信号控制器的设计9 语音信箱控制系统的设计10 PID控制器的设计11
________________________________________________________________________________________________________________________________________________________重新回忆例6-11 一位全加器结构描述library ieeeuse _logic_entity
#
VHDL语言实例例1:设计一七段显示译码器用它来驱动七段发光管LED显示十六进制数字0到9和字母A到FLED显示数码管为共阳极LIBRARY ieee ??????????????????????????????? USE ieee.std_logic_1164.all ????ENTITY HEX2LED IS ????????????????????????????? PORT( ???
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级3 VHDL语言VHDL: VHSIC Hardware Description Language.3.1 VHDL语言基础3.2 VHDL基本结构3.3 VHDL语句3.4 状态机在VHDL中的实现3.5 常用电路VHDL程序3.6 VHDL仿真3.7 VHDL综合HDL----Hardware Descrip
违法有害信息,请在下方选择原因提交举报